過去數十年來，摩爾定律猶如法則一般引領了半導體行業(yè)的發(fā)展，半導體制程持續(xù)升級，然而，當先進制程技術已走到5nm、3nm，甚至IBM(140.02, -6.82, -4.64%)已經發(fā)布了全球首個2nm的芯片制造技術，晶體管大小正不斷逼近原子的物理體積極限。

當制程物理體積到達極限之后，無法再繼續(xù)進步，那就意味著靠制程推動的摩爾定律時代的終結，但與此同時，5G、自動駕駛、人工智能、物聯網等應用正快速興起，對芯片的性能要求更高，半導體行業(yè)下一個十年方向在哪里?

2021年6月，AMD(94.7, 1.39, 1.49%)(AMD.US)宣布攜手臺積電(118.91, 0.49, 0.41%)(TSM.US)，開發(fā)出了3D Chiplet技術，并且將于2021年年底量產相應芯片。AMD總裁兼CEO蘇姿豐表示，該封裝技術具有突破性，采用先進的hybrid bond技術，將AMD的Chiplet架構與3D堆棧結合，提供比2D Chiplet高出超過200倍的互連密度，以及比現有3D封裝解決方案高出15倍的密度。

作為Fabless和Foundry兩大領域最杰出的代表之一，這兩家企業(yè)對未來半導體行業(yè)的發(fā)展方向做出的判斷以及業(yè)內的普遍共識便是：先進封裝技術的發(fā)展。

封裝測試是將生產出來的合格晶圓進行切割、焊線、塑封、切割成型，使芯片電路與外部器件實現電氣連接，并為芯片提供機械物理保護，并利用集成電路設計企業(yè)提供的測試工具，對封裝完畢的芯片進行功能和性能測試。

相較于傳統(tǒng)封裝，先進封裝作為制造的后道工序，正不斷前移，持續(xù)壓縮芯片體積、提高加工效率、提高設計效率，并減少設計成本。此外，傳統(tǒng)封裝的封裝效率(裸芯面積/基板面積)較低，存在很大改良的空間。先進封裝技術通過以點代線的方式實現電氣互聯，實現更高密度的集成，大大減小了對面積的浪費。

什么是先進封裝?

先進封裝技術主要包括Flip-Chip(倒裝)、Wafer Level Packaging(WLP，晶圓級封裝)、2.5D封裝和3D封裝以及系統(tǒng)級封裝(SiP)等，SiP技術奠定了先進封裝時代的開局，2D集成技術，如Wafer Level Packaging(WLP，晶圓級封裝)、Flip-Chip(倒裝)以及3D封裝技術、Through Silicon Via(TSV，硅通孔)等技術的出現進一步縮小芯片間的連接距離，提高元器件的反應速度，未來將繼續(xù)推進著先進封裝的腳步。

目前主要先進封裝工藝的介紹及主要作用：

先進封裝時代，封測設備作用凸顯，半導體設備投資占產業(yè)資本支出60%以上，極易形成壟斷，對于投資至關重要，設備投資占半導體產業(yè)資本支出的60%以上，制造、封裝、測試設備的價值量大，直接影響著半導體生產的技術水平與良率。根據CIC灼識咨詢統(tǒng)計數據，2020年，全球半導體設備市場達到724億美元，預計到2025年將達到1，024億美元，復合年增長率為7.2%。CIC灼識咨詢預測，全球封測設備在半導體設備中的占比將從2020年的16.7%提升到2025年的18.6%，市場體量將達到約190億美金。在封裝流程中，可將其按步驟分為貼片、引線、劃片與測試、切筋與塑封。其中，在先進封裝過程中貼片機是最關鍵、最核心的設備。

從行業(yè)發(fā)展的趨勢來看，終端產品對芯片的小型化、低能耗、高性能、高頻、低成本、可靠性等有越來越高的要求，而從晶圓制造的角度來追求以上因素，不管從物理特性，還是投資成本上都越來越困難。

雖然，資金實力雄厚的臺積電、三星還在探索摩爾定律物理極限的路上不斷前進，開始研發(fā)3納米、2納米、甚至于1納米先進制造工藝技術，但受限于資金壓力和技術水平，當前已經有格芯、聯電等多家廠商宣布不再跟進，作為摩爾定律的堅定執(zhí)行者，英特爾的7納米工藝也一再延期。

與此同時，包括英特爾、臺積電、三星在內的半導體巨頭不止一次地在公開場合宣揚了自己在先進封裝領域的技術成果，藉此以掌握未來的商機。

盡管早在2000年開始，封裝技術就從西方向東方轉移，但封裝設備市場一直被日系和歐系廠商牢牢占據，新加坡聚集了美光、格羅方德、星科金朋等眾多領先的半導體企業(yè)，而華封科技的核心技術人員一直在全球最頂尖的廠商工作，又身處封裝技術遷移的大環(huán)境，深刻理解先進封裝技術的意義和發(fā)展機遇，也接觸到最新的設備以及設計理念。