EDA中的綜合計(jì)時(shí)電路的調(diào)整控制電路TZKZQ的設(shè)計(jì)
對(duì)于系統(tǒng)中的時(shí)間調(diào)整電路,擬通過(guò)模式和調(diào)整兩個(gè)外部按鍵完成。模式鍵負(fù)責(zé)切換正常時(shí)間計(jì)數(shù)模式和時(shí)間調(diào)整模式,調(diào)整模式切換順序如圖1所示。調(diào)整鍵負(fù)責(zé)在時(shí)間調(diào)
整模式之下,對(duì)當(dāng)前模式的計(jì)時(shí)結(jié)果進(jìn)行調(diào)整。
在模式選擇過(guò)程中,被選擇到的調(diào)整模式所對(duì)應(yīng)的發(fā)光二極管會(huì)被點(diǎn)亮。例如,按動(dòng)模式鍵,選定“2003年6月5日12:34:56星期4”的小時(shí)數(shù)“12”,其對(duì)應(yīng)的調(diào)時(shí)模式發(fā)光二極管將會(huì)被點(diǎn)亮,剩下的6個(gè)調(diào)整模式發(fā)光二極管不被點(diǎn)亮。當(dāng)處于正常模式時(shí),7個(gè)發(fā)光二極管均不被點(diǎn)亮。被調(diào)整的計(jì)時(shí)結(jié)果之間相互獨(dú)立。調(diào)整過(guò)程中,只有被選擇到的計(jì)數(shù)結(jié)果才會(huì)接受調(diào)整,例如上述的“12”小時(shí)數(shù)部分,它可能會(huì)有的調(diào)整范圍是0~23,其余的數(shù)字將固定顯示不動(dòng)。
TZKZQ模塊是負(fù)責(zé)各個(gè)模式之間的相互切換以及對(duì)被選中模式進(jìn)行時(shí)間調(diào)整的。如圖2是其輸入、輸出端口圖。其中輸入信號(hào)KEY[1..0]為鍵盤(pán)信號(hào),當(dāng)KEY=01時(shí),表示按下了設(shè)置鍵,系統(tǒng)切換到下一狀態(tài),當(dāng)KEY=10時(shí),表示按下了調(diào)整鍵,系統(tǒng)進(jìn)行自加;輸入信號(hào)CLK_KEY為按鍵掃描時(shí)鐘信號(hào):輸入信號(hào)YEAR_CUR、MON_CUR、DAY_CUR、 HOUR_CUR、 MN_CUR、SEC_CUR、WEEK_CUR、MAX_DAYS均為來(lái)自各計(jì)時(shí)電路輸出的當(dāng)前計(jì)時(shí)結(jié)果的反饋值:輸出信號(hào)SEC EN、MN EN、HOUR EN、DAY EN、MON EN、YEAR_EN、WEEK_EN均為對(duì)應(yīng)的計(jì)時(shí)電路的異步并行置數(shù)使能信號(hào);輸出信號(hào)SEC、MIN、HOUR、DAY、MON、YEAR、WEEK則為調(diào)整后的對(duì)應(yīng)時(shí)間需預(yù)置的數(shù)。該模塊的VHDL程序主要通過(guò)一個(gè)狀態(tài)機(jī)來(lái)實(shí)現(xiàn),對(duì)應(yīng)的狀態(tài)輸出及狀態(tài)轉(zhuǎn)換條件請(qǐng)參看后述的TZKZQ.VHD。
如圖1 調(diào)整模式切換順序
如圖2 TZKZQ的輸入、輸出端口圖
來(lái)源:ks990次