摘 要: 基于Actel公司Flash型FPGA芯片APA300設(shè)計(jì)并實(shí)現(xiàn)一款創(chuàng)新型FPGA實(shí)驗(yàn)板。該實(shí)驗(yàn)板包括2片互通的APA300、豐富的外圍設(shè)備和常用外部設(shè)備端口，還提供與外部電路連接的擴(kuò)展接口，能夠開(kāi)展多種創(chuàng)新性實(shí)驗(yàn)，并可作為科學(xué)預(yù)研的平臺(tái)。在詳細(xì)介紹了實(shí)驗(yàn)板各部分的實(shí)現(xiàn)原理和電路連接圖后，給出了實(shí)驗(yàn)板的兩個(gè)典型創(chuàng)新性實(shí)驗(yàn)示例：協(xié)處理器密碼機(jī)和MP3播放器。

21世紀(jì)的教育是開(kāi)放、創(chuàng)新的教育，其主要目標(biāo)是培養(yǎng)具有創(chuàng)新能力的高素質(zhì)人才。因此，創(chuàng)新是教育、尤其是高等教育的靈魂。然而由于現(xiàn)有FPGA實(shí)驗(yàn)平臺(tái)大多功能固定、可擴(kuò)展性差、便攜性差，不方便學(xué)生進(jìn)行自主設(shè)計(jì)、自我創(chuàng)新。本文基于APA300設(shè)計(jì)并實(shí)現(xiàn)了一款成本低、功能強(qiáng)、可擴(kuò)展性好、便攜性好的創(chuàng)新型FPGA實(shí)驗(yàn)板，可方便學(xué)生開(kāi)展多種創(chuàng)新型實(shí)驗(yàn)，進(jìn)行自主創(chuàng)新的探究性學(xué)習(xí)，能充分調(diào)動(dòng)學(xué)生的主觀能動(dòng)性，激發(fā)學(xué)習(xí)興趣，增強(qiáng)學(xué)生的創(chuàng)新實(shí)踐能力，同時(shí)該實(shí)驗(yàn)板還可作為科學(xué)預(yù)研的平臺(tái)。

　　1 FPGA器件的選用

FPGA器件選用Actel公司基于Flash開(kāi)關(guān)編程的ProASIC plus系列芯片APA300。該器件采用0.22 μｍ、4層金屬工藝制造，包含30萬(wàn)門系統(tǒng)門，有72 Kbit內(nèi)嵌式RAM資源，編程信息存儲(chǔ)在Flash可編程邏輯開(kāi)關(guān)中，具有低功耗、高密度、非易失性、可重復(fù)編程、不需要專門的編程芯片等特點(diǎn)，同時(shí)由于其元胞陣列結(jié)構(gòu)類似于門陣列，具有與ASIC設(shè)計(jì)方案從物理上的易轉(zhuǎn)換特征，所以被廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、工業(yè)控制、航空電子、通信技術(shù)領(lǐng)域，性能可完全滿足高校FPGA教學(xué)和中規(guī)模數(shù)字系統(tǒng)設(shè)計(jì)要求，而且其開(kāi)發(fā)軟件Libero易學(xué)易用。

　　2 實(shí)驗(yàn)板的設(shè)計(jì)與實(shí)現(xiàn)

實(shí)驗(yàn)板總體結(jié)構(gòu)框圖如圖1所示。實(shí)驗(yàn)板主要包括2片APA300、數(shù)字量輸入、LED顯示、七段數(shù)碼管顯示、RS232串行接口、并行接口、蜂鳴器及其驅(qū)動(dòng)電路、多路時(shí)鐘信號(hào)源和高頻信號(hào)源以及電源和復(fù)位電路。為使開(kāi)發(fā)板使用靈活方便，還提供了能與外部擴(kuò)展電路相連的擴(kuò)展接口，并通過(guò)并行總線和狀態(tài)控制線實(shí)現(xiàn)2片APA300的互連。

2.1 APA300電路

為便于開(kāi)展創(chuàng)新性實(shí)驗(yàn)和滿足外圍電路對(duì)IO數(shù)目的要求，實(shí)驗(yàn)板選用2片PQFP208封裝形式的APA300芯片，它們之間通過(guò)16 bit并行接口相連。除并行接口外，2芯片間還添加了狀態(tài)控制線，即硬件握手信號(hào)線/START、/DONE，可加快相互通信的速率。常用的功能模塊與芯片U1相連，擴(kuò)展接口與芯片U2相連。APA300電路連接圖如圖2所示。

2.2 數(shù)字量輸入和顯示輸出電路

2.2.1 數(shù)字量輸入電路

實(shí)驗(yàn)板上共有12個(gè)輸入開(kāi)關(guān)，最多可向APA300提供12路數(shù)字量輸入，可完全滿足中規(guī)模數(shù)字電路設(shè)計(jì)要求。為了使輸入電平狀態(tài)清晰美觀，12路輸入均帶有LED電平指示，同時(shí)設(shè)有濾波及保護(hù)電路，單路數(shù)字量輸入的電路原理圖如圖3(a)所示。

2.2.2 顯示輸出電路

顯示輸出電路由兩部分組成：

(1)16路發(fā)光二極管用來(lái)顯示APA300的輸出電平,其中發(fā)光二極管配有紅、黃、綠3色,以滿足彩燈控制、交通信號(hào)燈控制類電路設(shè)計(jì)的需要。16路發(fā)光二極管由2片74HC244驅(qū)動(dòng)，每片驅(qū)動(dòng)8路，單路發(fā)光二極管顯示電路原理圖如圖3(b)所示；

(2)6 bit七段數(shù)碼管用來(lái)顯示BCD碼數(shù)字量輸出,以滿足數(shù)字鐘、測(cè)頻計(jì)類電路設(shè)計(jì)的需要。七段數(shù)碼管顯示電路原理圖如圖3(c)所示。七段數(shù)碼管選用帶小數(shù)點(diǎn)顯示的共陰極半導(dǎo)體數(shù)碼管BS201A，顯示信號(hào)由2片74LS07驅(qū)動(dòng)。6 bit七段數(shù)碼管采用動(dòng)態(tài)掃描顯示，由片選CS1~CS6動(dòng)態(tài)選擇，CS1~CS6高電平有效，任何時(shí)刻只有一位片選有效。

　　2.3 RS232串行接口

RS232串行接口電路原理圖如圖4所示，通過(guò)DB9串行插座與外部串口相連，RS232電平信號(hào)經(jīng)電平轉(zhuǎn)換芯片MAX232轉(zhuǎn)換成TTL電平后與APA300通信。

2.4 多路時(shí)鐘源和高頻信號(hào)源

多路時(shí)鐘源和高頻信號(hào)源電路原理圖如圖5所示。多路時(shí)鐘信號(hào)由集成晶體振蕩分頻器CD4060提供，該芯片配以32768Hz的晶體，可產(chǎn)生多路時(shí)鐘信號(hào)。高頻信號(hào)源由33MHz有源晶振提供。

2.5 電源和復(fù)位電路

開(kāi)發(fā)板采用三端可調(diào)整流穩(wěn)壓電源LT1085，所以實(shí)驗(yàn)板對(duì)電源要求很低，任何交直流電源只要滿足輸出電壓為9 V~12 V，輸出電流不小于500 mA即可使用。APA300內(nèi)部工作電壓接2.5 V電源，外部IO電壓接3.3 V電源。開(kāi)發(fā)板同時(shí)設(shè)有復(fù)位按鍵電路，復(fù)位信號(hào)/RESET低電平有效。

　　2.6 擴(kuò)展接口

擴(kuò)展接口為60針的雙列直插接口,外部擴(kuò)展電路可很方便地與實(shí)驗(yàn)板相連。

　　3 典型創(chuàng)新性實(shí)驗(yàn)示例

3.1主協(xié)處理器實(shí)驗(yàn)：協(xié)處理器密碼機(jī)

在復(fù)雜的系統(tǒng)中，系統(tǒng)處理器不僅要完成整個(gè)系統(tǒng)快速、精確的控制，還要處理一些復(fù)雜且耗時(shí)較長(zhǎng)的任務(wù)，這勢(shì)必會(huì)增加處理器的負(fù)擔(dān)，降低系統(tǒng)性能。為解決這種問(wèn)題，人們引入了協(xié)處理器的概念。將復(fù)雜且耗時(shí)較長(zhǎng)的任務(wù)交給一協(xié)處理器去處理，協(xié)處理器處理完后通知主處理器，從而減輕主處理器的負(fù)擔(dān)，縮短主處理器的運(yùn)行周期，同時(shí)還能為增強(qiáng)某些功能創(chuàng)造條件。因此協(xié)處理器是一種與主處理器協(xié)同工作、輔助其完成特定計(jì)算任務(wù)的專用處理芯片或器件。隨著電子類產(chǎn)品功能的日益增強(qiáng)，運(yùn)算日趨復(fù)雜，復(fù)雜的數(shù)值處理更加頻繁，協(xié)處理器被廣泛應(yīng)用于消費(fèi)類產(chǎn)品、工業(yè)生產(chǎn)和國(guó)防建設(shè)。

本實(shí)驗(yàn)板上有2片通過(guò)16 bit并行接口互連的APA300，可開(kāi)展主協(xié)處理器實(shí)驗(yàn)。用本實(shí)驗(yàn)板開(kāi)展協(xié)處理器密碼機(jī)實(shí)驗(yàn)的邏輯連接示意圖如圖6所示，將連有豐富電路資源的APA300(1)作為主處理器，將APA300(2)作為密碼算法協(xié)處理器。主處理器主要負(fù)責(zé)接口通信、加解密信息的預(yù)處理、輸入輸出FIFO的管理、以及加解密狀態(tài)、模式的控制。協(xié)處理器實(shí)現(xiàn)密碼算法，對(duì)主處理器通過(guò)并行接口送入的數(shù)據(jù)進(jìn)行加解密，并把加解密結(jié)果回送給主處理器。這樣主協(xié)處理器分工合作，完成對(duì)計(jì)算機(jī)數(shù)據(jù)的加解密，從而可實(shí)現(xiàn)協(xié)處理器密碼機(jī)。

　　3.2 擴(kuò)展實(shí)驗(yàn)：MP3播放器

實(shí)驗(yàn)板提供了與外部擴(kuò)展電路相連的擴(kuò)展接口，使用者可以自己動(dòng)手設(shè)計(jì)擴(kuò)展電路板，從而設(shè)計(jì)出自己喜歡的FPGA實(shí)驗(yàn)。MP3播放器擴(kuò)展實(shí)驗(yàn)邏輯連接示意圖如圖7所示,擴(kuò)展板主要包括MP3解碼器模塊MAS3507D、D/A轉(zhuǎn)換器模塊DAC3550A、Flash存儲(chǔ)器模塊SST25VF128C、用戶接口、LCD顯示模塊和并行接口等。擴(kuò)展板通過(guò)擴(kuò)展接口與本實(shí)驗(yàn)板相連，由APA300(2)編程實(shí)現(xiàn)對(duì)擴(kuò)展板的控制，完成歌曲的并行接口下載、歌曲文件及歌曲地址信息的Flash存儲(chǔ)、MP3數(shù)據(jù)流的解碼、MP3數(shù)據(jù)流的數(shù)模轉(zhuǎn)換以及FPGA各模塊之間的協(xié)同工作，從而最終實(shí)現(xiàn)MP3播放器的各項(xiàng)功能，播放出悅耳動(dòng)聽(tīng)的音樂(lè)。

本文基于Actel公司Flash型FPGA 芯片APA300設(shè)計(jì)并實(shí)現(xiàn)了一款功能強(qiáng)、可擴(kuò)展性好、便攜性好的創(chuàng)新型FPGA實(shí)驗(yàn)板，該實(shí)驗(yàn)板包括豐富的外圍設(shè)備、常見(jiàn)接口和對(duì)外擴(kuò)展接口，能夠開(kāi)展多種創(chuàng)新性、綜合性和趣味性的實(shí)驗(yàn)，為使用者提供了一個(gè)自由發(fā)揮創(chuàng)新能力的空間和平臺(tái)，并可作為科學(xué)預(yù)研的平臺(tái)。