隨著傳統(tǒng)單片芯片設(shè)計(jì)的復(fù)雜度和成本不斷攀升，小芯片技術(shù)在半導(dǎo)體行業(yè)的關(guān)注度和應(yīng)用率也持續(xù)上升。Deca Technologies與Microchip Technology Inc.(微芯科技公司)旗下子公司冠捷半導(dǎo)體(SST®)宣布達(dá)成戰(zhàn)略合作，雙方將共同打造一款完整的非易失性存儲(chǔ)(NVM)芯?；庋b解決方案，助力客戶加速采用模塊化、多芯片系統(tǒng)。

此次合作將Deca的M-Series?(M系列)扇出封裝技術(shù)與Adaptive Patterning®(自適應(yīng)圖案化)技術(shù)，與SST業(yè)界領(lǐng)先的SuperFlash®嵌入式閃存技術(shù)相結(jié)合。雙方將憑借各自的系統(tǒng)級(jí)集成專長，提供一體化解決方案，幫助客戶設(shè)計(jì)、驗(yàn)證并實(shí)現(xiàn)NVM芯粒解決方案的商業(yè)化。通過提升架構(gòu)靈活性，該解決方案相比傳統(tǒng)單片式集成方式，能夠?yàn)榭蛻魩砑夹g(shù)和商業(yè)上的雙重優(yōu)勢。

基于各自的技術(shù)優(yōu)勢，雙方合作可為先進(jìn)的多芯片架構(gòu)提供一個(gè)模塊化、以存儲(chǔ)為核心的基礎(chǔ)平臺(tái)。該芯?；庋b解決方案利用了SST的SuperFlash技術(shù)，以及作為獨(dú)立芯粒運(yùn)行所需的接口邏輯與物理設(shè)計(jì)要素，同時(shí)還結(jié)合了基于自適應(yīng)圖案化的重布線層(RDL)設(shè)計(jì)規(guī)則、仿真流程、測試策略，以及通過Deca認(rèn)證合作伙伴生態(tài)所提供的制造路徑。

在此基礎(chǔ)上，Deca 與 SST 將攜手為客戶提供全流程支持，覆蓋從早期設(shè)計(jì)到認(rèn)證及原型制造的各個(gè)階段。通過簡化集成流程、加快設(shè)計(jì)周期，雙方致力于推動(dòng)異構(gòu)集成的更廣泛應(yīng)用，并與全球客戶合作，加速將芯粒解決方案推向市場。

Deca負(fù)責(zé)戰(zhàn)略合作與應(yīng)用的副總裁Robin Davis表示：“芯?；烧谥厮苄袠I(yè)對(duì)性能、可擴(kuò)展性及產(chǎn)品上市時(shí)間的認(rèn)知。我們與SST的合作，使客戶能夠開發(fā)出一種芯粒解決方案，將不同芯片、工藝節(jié)點(diǎn)、尺寸甚至多晶圓廠的裸片進(jìn)行組合，從而打造出更高效、更具成本效益的產(chǎn)品。”

芯?；夹g(shù)通過實(shí)現(xiàn) “超越摩爾定律”(more-than-Moore) 的發(fā)展路徑，在半導(dǎo)體設(shè)計(jì)與制造中展現(xiàn)出顯著優(yōu)勢。設(shè)計(jì)人員可以突破傳統(tǒng)的工藝縮放，提供更強(qiáng)大的功能和性能，并加快產(chǎn)品上市。芯粒不僅支持復(fù)用現(xiàn)有 IP，還能將先進(jìn)制程節(jié)點(diǎn)與成本更低的成熟工藝靈活結(jié)合。通過為特定功能匹配最適配的裸片技術(shù)，芯粒為先進(jìn)半導(dǎo)體創(chuàng)新提供了一條多樣化、高效且經(jīng)濟(jì)的發(fā)展路徑。

Microchip負(fù)責(zé)授權(quán)業(yè)務(wù)的副總裁Mark Reiten表示：“隨著客戶不斷突破摩爾定律的邊界，他們對(duì)基于芯粒的解決方案興趣日益濃厚。此次合作旨在提供一套涵蓋IP、仿真工具及先進(jìn)封裝和工程服務(wù)的完整解決方案，助力芯粒的成功開發(fā)與量產(chǎn)?！?