關(guān)鍵要點(diǎn)

?伴隨AI和數(shù)據(jù)中心領(lǐng)域?qū)τ布男枨笏疂q船高，PCIe 5.0標(biāo)準(zhǔn)成為一個(gè)重要的里程碑。

?盡管PCIe 5.0主要沿用了與4.0相同的技術(shù)，但一些巧妙的優(yōu)化措施使其能夠有效地將最大數(shù)據(jù)傳輸速率提高四倍。

?PCIe 5.0的設(shè)計(jì)和合規(guī)具有挑戰(zhàn)性，因此需要非常先進(jìn)的硬件和軟件解決方案來簡化流程。

PCIe（Peripheral Component Interconnect Express）是為現(xiàn)代服務(wù)器和計(jì)算機(jī)添加顯卡和網(wǎng)卡等關(guān)鍵外設(shè)的首選總線，也是推動(dòng)生成式AI、全球超大規(guī)模數(shù)據(jù)中心以及其他許多領(lǐng)域發(fā)展的重要硬件組成部分。

此篇是德科技文章將介紹PCIe 5的基礎(chǔ)知識、應(yīng)用、挑戰(zhàn)以及簡化設(shè)計(jì)和測試的解決方案。

何為PCIe 5.0？

圖1：PCIe 5協(xié)議層

PCIe 5.0是PCIe規(guī)范的第五代版本，也是用于將外圍設(shè)備連接到服務(wù)器和計(jì)算機(jī)的最流行的互連標(biāo)準(zhǔn)。PCIe標(biāo)準(zhǔn)確保來自不同供應(yīng)商的主板、顯卡、以太網(wǎng)卡、Wi-Fi卡、存儲設(shè)備和其他外圍設(shè)備在集成到服務(wù)器或計(jì)算機(jī)時(shí)可以無縫互操作。

構(gòu)成PCIe 5.0標(biāo)準(zhǔn)的邏輯子塊如上圖所示。

在數(shù)據(jù)傳輸方面，PCIe 5.0是一種由多個(gè)并行通道組成的串行接口。每個(gè)信號通道將數(shù)據(jù)以每次一個(gè)比特的串行方式進(jìn)行傳輸。不過，所有通道可以同時(shí)進(jìn)行傳輸和接收，以提高凈吞吐量，其模式有點(diǎn)像并行總線。

PCIe 5.0在數(shù)據(jù)中心、AI和游戲中有哪些潛在用例？

本節(jié)將探討一些推動(dòng)PCIe Gen 5及以上版本采用的關(guān)鍵用例。

AI

AI將成為PCIe 5及以上版本的主要應(yīng)用場景。特別是大型生成式AI模型（參數(shù)范圍從200億到超過5000億），因?yàn)樗鼈冃枰獙?shù)據(jù)從系統(tǒng)內(nèi)存或存儲通過互連總線以盡可能高的容量和速度輸送到AI加速器。服務(wù)器和個(gè)人使用的AI加速器都能從Gen 5的高帶寬中獲益匪淺。

數(shù)據(jù)中心

PCIe 5.0是用于超大規(guī)模數(shù)據(jù)中心的關(guān)鍵組件，能夠支持現(xiàn)代AI、大數(shù)據(jù)和高性能計(jì)算等應(yīng)用。PCI Express 5還支持更快的技術(shù)，例如：

下一代以太網(wǎng)：PCIe 5可以支持?jǐn)?shù)據(jù)中心等應(yīng)用中的400 GE網(wǎng)絡(luò)接口卡和交換機(jī)。

高速存儲：企業(yè)級存儲技術(shù)，如通過光纖信道的NVMe SSD，都依賴于PCIe 5。將各種存儲設(shè)備連接到主板和處理器的存儲控制卡和芯片組依賴于PCIe，并可受益于PCIe 5的速度。此類存儲技術(shù)包括串行連接的小型計(jì)算機(jī)系統(tǒng)接口（SAS）和串行高級技術(shù)附件（SATA）。

加速卡：用于AI或圖形工作負(fù)載的現(xiàn)代加速卡，如GPU和TPU，都可受益于PCIe 5及更高標(biāo)準(zhǔn)。

游戲和圖形

PCIe 5通過直接內(nèi)存訪問（DMA）技術(shù)在顯卡（如Nvidia GeForce RTX GPU）和系統(tǒng)內(nèi)存之間實(shí)現(xiàn)了高速數(shù)據(jù)傳輸，為游戲玩家、圖形專業(yè)人員和視頻編輯人員帶來裨益。

此外，PCIe Gen 5 SSD和M.2 NVMe控制器還能提升系統(tǒng)性能，確保在使用現(xiàn)代大核高性能CPU和最新的DDR5系統(tǒng)內(nèi)存時(shí)，存儲不再成為瓶頸。

PCIe 5.0的主要性能提升有哪些？

PCIe 5.0的一些關(guān)鍵性能如下。

數(shù)據(jù)傳輸速率提高

PCIe 5.0每個(gè)信號通道在每個(gè)方向的最大帶寬可達(dá)32 GT/s。每次傳輸涉及一個(gè)方向上的一個(gè)信號轉(zhuǎn)換，這也意味著每次信號轉(zhuǎn)換代表著傳送了一個(gè)比特位的數(shù)據(jù)。因此，每個(gè)PCIe通道在每個(gè)方向的有效帶寬為32 Gbps。

對于16通道雙工接口（如典型的GPU x16插槽），網(wǎng)絡(luò)帶寬為128 GB/s。

典型以太網(wǎng)卡的八通道（x8）雙工PCIe插槽可提供64 GB/s的網(wǎng)絡(luò)帶寬，足以滿足400GE網(wǎng)絡(luò)所需的50 GB/s吞吐量。

增強(qiáng)的信號完整性

PCIe 5采用的非歸零（NRZ）編碼以16 GHz的頻率運(yùn)行，是PCIe 4.0 8 GHz頻率的兩倍。在這一較高頻率下，必須有效應(yīng)對信道插入損耗造成的更大信號衰減。

因此，PCIe 5.0采用了新的均衡和其他技術(shù)，以在更高速度下保持信號完整性。它實(shí)現(xiàn)了更好的性能、更高的可靠性和更低的錯(cuò)誤率，而且還有助于延長電纜長度。

降低錯(cuò)誤率

PCIe 5規(guī)定誤碼率（BER）低至10-12，總信道插入損耗預(yù)算僅為36 dB。為了應(yīng)對可能出現(xiàn)的更多突發(fā)錯(cuò)誤，PCIe 5要求在發(fā)射機(jī)上進(jìn)行預(yù)編碼。

設(shè)備數(shù)量增加

由于帶寬更高，PCIe 5.0可以同時(shí)支持更多設(shè)備，而不會出現(xiàn)任何瓶頸。這對數(shù)據(jù)中心環(huán)境尤為有利。

與早期的PCIe版本相比，PCIe 5.0的速度有多快？

PCIe 4.0的數(shù)據(jù)傳輸速率為16 GT/s，而PCIe 5則將其提高了一倍，在每個(gè)方向每個(gè)通道上傳輸速率都可以達(dá)到32 GT/s。就字節(jié)數(shù)而言，PCIe Gen 4 x16設(shè)備可達(dá)到32 GB/s，而PCIe 5.0可達(dá)到128 GB/s。

與PCIe 3.0的8 GT/s相比，PCIe 5每通道的吞吐量提高了四倍。

其他參數(shù)如下圖所示。

圖2：PCIe版本比較

PCIe 5.0的最大數(shù)據(jù)傳輸速率是多少？

每個(gè)通道在每個(gè)方向上的最大數(shù)據(jù)傳輸速率為32 GT/s。這相當(dāng)于以下最大數(shù)據(jù)傳輸速率：

?x16雙工PCIe插槽為128 GB/s

?x12雙工為96 GB/s

?x8雙工為64 GB/s

?x4雙工為32 GB/s

?x2雙工為16 GB/s

?x1雙工為8 GB/s

PCIe 5.0設(shè)備可以在PCIe 4.0或更早版本的插槽中使用嗎？

PCIe 5規(guī)范要求完全向后兼容所有早期版本。行業(yè)還可以期望PCIe 5設(shè)備具有前瞻性，能夠成功兼容未來的PCIe規(guī)范，適應(yīng)未來的發(fā)展要求。此外，通道數(shù)較少的PCIe設(shè)備可以安裝在通道數(shù)較多的更寬的插槽中。例如，x8網(wǎng)卡可以安裝在x16連接器中。

所有這些都可以通過協(xié)商相互兼容的通道數(shù)、PCIe版本、數(shù)據(jù)速率和編碼方案等機(jī)制來實(shí)現(xiàn)，如下所述：

鏈路訓(xùn)練：在鏈路訓(xùn)練期間，端點(diǎn)設(shè)備與根復(fù)合體進(jìn)行通信。此鏈接初始化階段涉及PCIe版本、數(shù)據(jù)速率、通道寬度和編碼方案的協(xié)商。然后使用這些協(xié)商參數(shù)驗(yàn)證鏈接的穩(wěn)定性。

功能寄存器：PCIe設(shè)備中的功能寄存器提供有關(guān)設(shè)備支持的版本、最大通道數(shù)和其他參數(shù)的信息。

信號：PCIe 5與所有早期版本一樣使用NRZ信號。數(shù)據(jù)編碼方案（如128b/130b或8b/10b）被選擇為相互兼容。

PCIe 5設(shè)計(jì)中最耗時(shí)的任務(wù)是什么？

PCIe 5的高性能要求對設(shè)計(jì)和仿真階段提出了很多需求，具體如下：

確保信號完整性：完美的信號完整性設(shè)計(jì)至關(guān)重要。串?dāng)_、反射和模式轉(zhuǎn)換是可能導(dǎo)致誤碼的重要問題，必須加以防止。

模擬收發(fā)器合規(guī)：需要進(jìn)行全面的物理層測試，以確保符合嚴(yán)格的標(biāo)準(zhǔn)。這需要在時(shí)域和頻域進(jìn)行耗時(shí)的分析和模擬。

保持?jǐn)?shù)據(jù)傳輸速率：高數(shù)據(jù)速率會導(dǎo)致管理上升時(shí)間和信號失真方面的困難。

驗(yàn)證差分信號：每個(gè)PCIe通道由兩對差分信號組成，一對用于發(fā)送，另一對用于接收。要在避免電磁干擾（EMI）的同時(shí)實(shí)現(xiàn)正確的差分信號，需要進(jìn)行精心的設(shè)計(jì)和模擬。

實(shí)現(xiàn)互操作性和兼容性：要確保PCIe 5端點(diǎn)和根復(fù)合體能夠與早期版本的設(shè)備互操作，需要進(jìn)行大量的模擬。

PCIe 5.0普及所面臨的挑戰(zhàn)和限制

采用PCIe 5.0所面臨的挑戰(zhàn)如下：

信號完整性：PCIe 5等高速互連會導(dǎo)致阻抗不連續(xù)處的反射增加，這會降低眼圖（衡量信號質(zhì)量的關(guān)鍵指標(biāo)）的質(zhì)量。

印刷電路板（PCB）設(shè)計(jì)：PCIe 5設(shè)計(jì)需要低損耗介電材料、寬信號走線以及背鉆孔或微孔等技術(shù)，這些都增加了設(shè)計(jì)工作量和復(fù)雜性。

先進(jìn)儀器：PCIe 5數(shù)字設(shè)計(jì)的復(fù)雜性要求使用更精密的儀器進(jìn)行分析和表征。設(shè)計(jì)工程師必須深入了解信號傳播特性，并利用16-GHz矢量網(wǎng)絡(luò)分析儀等設(shè)備對物理層組件進(jìn)行全面表征。

抖動(dòng)管理：更短的時(shí)鐘周期意味著更小的抖動(dòng)預(yù)算。與前幾代產(chǎn)品相比，PCIe 5減少抖動(dòng)的工作更為復(fù)雜。

回波損耗：在不同頻率下保持大于特定限制的回波損耗至關(guān)重要。這涉及到精心的信道設(shè)計(jì)和合規(guī)性測試。

接收機(jī)設(shè)計(jì)：接收機(jī)更容易受到高頻信道損耗造成的信號衰減的影響。設(shè)計(jì)既能承受信號衰減，又能達(dá)到可接受誤碼率的強(qiáng)大接收機(jī)非常重要。

協(xié)議測試：協(xié)議層內(nèi)的各種狀態(tài)轉(zhuǎn)換以及鏈路訓(xùn)練和狀態(tài)機(jī)（LTSSM）必須使用精密的仿真和測試裝置進(jìn)行驗(yàn)證。

勞動(dòng)密集型測試：PCIe 5的復(fù)雜性使得測試過程非常耗費(fèi)人力。公司需要強(qiáng)大的自動(dòng)測試解決方案，將測試時(shí)間從數(shù)天縮短至數(shù)小時(shí)。

EDA軟件如何助力PCIe 5.0設(shè)計(jì)？

電子設(shè)計(jì)自動(dòng)化（EDA）工具對于應(yīng)對上述挑戰(zhàn)和耗時(shí)任務(wù)至關(guān)重要。EDA軟件提供助益的各種方式如下：

信號和電源完整性模擬：隨著信道拓?fù)涞亩鄻踊蛥?shù)數(shù)量的倍增，要確保信號和電源完整性，就需要能夠模擬高速集成電路和PCB互連的電磁效應(yīng)的工具。EDA工具可以模擬串?dāng)_和反射等情況，以避免信號衰減和時(shí)序問題。這包括在時(shí)鐘周期縮短的情況下至關(guān)重要的抖動(dòng)最小化。

信道模擬：EDA軟件可創(chuàng)建和執(zhí)行輸入輸出緩沖信息規(guī)范（IBIS）和算法建模接口（AMI）模型，以仿真模擬信道和端到端信號路徑。

協(xié)議層分析：EDA軟件可幫助理解和優(yōu)化各層——物理層、數(shù)據(jù)鏈路層和事務(wù)層。

集成的協(xié)同模擬：EDA軟件可同時(shí)對不同領(lǐng)域進(jìn)行協(xié)同模擬，從而實(shí)現(xiàn)端到端分析。

符合標(biāo)準(zhǔn)：EDA軟件對于執(zhí)行PCI-SIG要求的合規(guī)性測試至關(guān)重要。這些測試可驗(yàn)證電氣性能是否符合PCIe 5.0標(biāo)準(zhǔn)。

自動(dòng)化測試：利用EDA工具，設(shè)計(jì)人員可將大部分測試流程自動(dòng)化，以實(shí)現(xiàn)最高效率。合規(guī)性測試的自動(dòng)化和報(bào)告的生成有助于快速驗(yàn)證和調(diào)整設(shè)計(jì)。

是德科技如何簡化高質(zhì)量PCIe 5.0設(shè)計(jì)和驗(yàn)證？

是德科技為深度的PCIe 5設(shè)計(jì)、仿真和測試提供了一套全面的軟件解決方案和硬件設(shè)備。下文將詳細(xì)介紹這些功能。

PCIe 5.0 EDA 解決方案

System Designer for PCIe是一種端到端設(shè)計(jì)環(huán)境，用于對PCIe 5.0系統(tǒng)進(jìn)行建模和仿真。它通過仿真對PCIe 5.0設(shè)計(jì)執(zhí)行合規(guī)性測試，可減少設(shè)計(jì)迭代，縮短產(chǎn)品面市時(shí)間。

System Designer for PCIe 還包括IBIS-AMI建模，用于仿真電氣特性和信號傳輸路徑。

收發(fā)器測試

圖3：是德科技接收機(jī)合規(guī)性測試自動(dòng)化平臺

是德科技用于PCIe 5測試的軟件解決方案包括

?用于互連信號完整性測試的物理層測試系統(tǒng)（PLTS）

?用于驗(yàn)證PCIe 5接收機(jī)的N5991接收機(jī)合規(guī)性測試自動(dòng)化平臺

?用于測試PCIe 5發(fā)射機(jī)的發(fā)射機(jī)電氣性能驗(yàn)證和合規(guī)性軟件

這些軟件支持強(qiáng)大的測試和驗(yàn)證功能，如以下所列：

?它們有助于進(jìn)行時(shí)域和頻域分析，使工程師能夠準(zhǔn)確評估信號完整性。

?批處理模式的自動(dòng)夾具移除支持使用單個(gè)夾具模型進(jìn)行多通道去嵌入，大大縮短了分析時(shí)間。

?模式轉(zhuǎn)換分析可幫助及早發(fā)現(xiàn)與EMI和系統(tǒng)性能有關(guān)的潛在問題。

?虛擬偽隨機(jī)比特序列模式發(fā)生器可加快根據(jù)S參數(shù)生成眼圖的速度，將通常的處理時(shí)間從數(shù)小時(shí)縮短到數(shù)秒。

它們可以對傳輸線進(jìn)行高精度的表征，以仿真和改善信號完整性。

協(xié)議分析

圖4：使用是德科技分析儀和訓(xùn)練器進(jìn)行PCIe 5協(xié)議分析

PCIe 5協(xié)議訓(xùn)練器和協(xié)議分析儀可對所有拓?fù)浜陀美M(jìn)行分析。

通過是德科技加快PCIe 5設(shè)備的面市速度

本文已概括性地?cái)⑹隽薖CIe 5所面臨的挑戰(zhàn)以及應(yīng)對這些挑戰(zhàn)的解決方案。

歡迎聯(lián)系是德科技，了解如何使用是德科技的硬件和軟件解決方案，將PCIe 5設(shè)備快速、高質(zhì)量地推向市場。