SAR ADC是一個非常常見的拓撲結構，這是一種在速度、分辨率和功率之間提供了很好平衡的折衷方案。SAR ADC的一個關鍵優(yōu)勢是幾乎沒有延遲。因此在很多應用領域都能看到使用SAR ADC。

本文將介紹SAR ADC的原理，以及SAR ADC驅動電路設計需要注意的一些要點。

SAR ADC原理

SAR ADC(Successive Approximation Register)，即逐次逼近型ADC。 如下圖，SAR ADC主要分成四個部分: 采樣保持電路、模擬比較器、SAR逐次逼近寄存器和DAC數(shù)字模擬轉換器。

圖1：SAR ADC的典型拓撲結構

SAR ADC的工作過程主要有兩個階段：采樣階段和轉化階段。

采樣階段：

在采樣階段，開關S2斷開，開關S1閉合，這時對ADC采樣電容C充電。

圖2：SAR ADC的采樣階段

轉化階段：

在轉化階段，開關S1斷開，S2閉合。

圖3：轉化階段

下圖是一個6-bit ADC轉換過程：

采樣電容上的電壓與內部DAC通過比較器上的電壓，從高位到低位，逐級比較。

逐次逼近寄存器在每個時鐘周期向內部DAC提供額外的代碼。

如果采樣電容上的模擬電壓高于內部DAC電壓，記為1

如果采樣電容上的模擬電壓高于內部DAC電壓，記為0

圖4：6-bit ADC的轉換過程 所以，轉換時間是轉換取決于時鐘頻率和ADC分辨率。上圖示例中，轉化需要6個時鐘周期得到結果。結束轉化之后，大多數(shù)ADC會返回采樣階段。

SAR ADC驅動電路設計

為什么需要驅動電路?

一般情況下，SAR ADC輸入結構為開關電容采樣電路。而電容的充放電需要足夠的電流來支持。同時由于電容的存在，加上開關本身的一些片內寄生電容，會將一些電荷反向注入電源，稱為電荷注入反沖，從而引起振蕩。

圖5：開關電容采樣電路, 電荷注入反沖(圖片來源：ADI)

如上圖：開關閉合的時候，采樣;開關打開的時候，轉化。每當開關閉合的時候，電容本身存在的電荷反向注入傳感器，從而引起振蕩。我們需要額外的穩(wěn)定時間來排除這部分干擾。 為了給SAR ADC供電以及減少電荷反沖的影響。一般我們會在傳感器和SAR ADC之間，添加ADC驅動電路(放大器)和開關采樣電容充電RC電路。

SAR ADC驅動電路設計(圖片來源：ADI)

開關采樣電容充電RC電路

RC起到的作用是減少電荷反沖的影響以及限制寬帶噪聲。這項要求又對放大器選擇和性能構成了進一步的限制。 為了選擇合適的RC阻值和容值，我們至少要確保以下兩點： 第一，確保所選ADC驅動器和RC電路能切實驅動ADC。也就是說RC電路的電阻阻值不能過于大。是否能夠足夠驅動ADC，由ADC需要的輸入電流大小決定，也就是ADC輸入電阻大小決定。

第二，確保采樣電容上的電壓盡量接近輸入電壓。在轉化階段之前，確保采樣電容上的電壓盡量接近輸入電壓，且穩(wěn)定到所需的分辨率。

如下圖，在SAR ADC采樣階段，S1關閉，輸入電壓Vin通過電阻R對采樣電容C充電。采樣電容上的電壓和輸入電壓之間的電壓差應小于LSB(最低有效位)的一半。

1 SAR ADC的結構和工作原理

傳統(tǒng)SAR ADC 的結構主要包括5 個部分，分別是：采樣保持電路、模擬比較器、D/A 轉換器、逐次逼近寄存器和邏輯控制單元。在很多實際電路中，采樣保持與D/A 轉換器合二為一。

SAR ADC 通過比較器對D/A 轉換器產(chǎn)生的參考電壓和采樣所得的模擬輸入電壓進行比較，由逐次逼近寄存器逐次地決定每一位數(shù)字碼，直到完成最低有效位(least significant bit，LSB)的轉換。SAR ADC采用二進制搜索算法來決定模數(shù)轉化過程中的數(shù)字碼值，N 位的SAR ADC需要進行N 步的轉化。

在SAR ADC 中，數(shù)字模塊消耗的功耗較小，整個SAR ADC的功耗主要集中在3 個方面。

(1)對采樣保持電容的充放電。

(2)對D/A轉換器中二進制加權電容的充放電。

(3)模數(shù)轉換過程中比較器所消耗的功耗。

有關降低SAR ADC 功耗的文獻通常針對以上3個方面來提出電路結構的改進方案，如在數(shù)模轉換器中采用特殊結構的電容陣列以及采用功耗較低的動態(tài)比較器等。

為了降低ADC 的整體功耗，筆者設計的D/A 轉換器采用了電荷分配型的結構。與其他同類型ADC的最大區(qū)別在于用溫度計碼的開關邏輯結構代替了常用的二進制碼開關來控制D/A 轉換器，從而合理優(yōu)化了電容陣列的開關邏輯結構，減小了開關的動作頻率，既提高了D/A 轉換器的分辨率和線性度，同時又降低了整個系統(tǒng)的功耗。

2 基于開關邏輯結構的D/A轉換器

2.1 D/A轉換器的基本原理

傳統(tǒng)型電荷分配型D/A 轉換器通常由一個二進制加權電容陣列、一個與LSB 等值的電容和開關陣列組成，其轉換過程可以分為3 個階段。

(1)采樣階段：此時，所有電容的上極板接地，下極板接輸入電壓，這樣，上極板存儲了與輸入電壓成正比的電荷，這些電荷在D/A 轉換器的轉換過程中保持不變。

(2)保持階段：此階段，二進制加權電容的上極板接地開關斷開，下極板接地，引起電容陣列上極板的參考電壓的變化。

(3)再分配階段：此時，逐次逼近寄存器的最高位被置為1，即最大的電容2N-1C 的下極板連接到基準電壓Vref，在下一個時鐘周期來臨時，最大的電容的下極板的連接狀態(tài)是由比較器的比較結果決定的。同時次大的電容的下極板連接到基準電壓Vref.這個過程將會進行N 次，在每一個時鐘周期內比較器的比較結果決定了原先被試探的電容的下極板接地或是接基準電壓Vref，同時將比試探電容小一半的那個電容設為試探電容，直到整個轉換過程完成，即最小電容的下極板狀態(tài)被決定。

2.2 D/A轉換器的低功耗設計

所設計的開關邏輯結構的D/A 轉換器如圖1 所示，其與傳統(tǒng)型D/A 的區(qū)別是將二進制加權電容陣列進行了分拆并加入了碼制轉換電路。碼制轉換電路將邏輯控制單元控制的寄存器的輸出二進制碼轉化成為溫度計碼，以溫度計碼來控制整個二進制加權電容陣列，以降低開關動作頻率。

以3 位D/A 轉換器為例來簡要說明。圖2(a)為三位的二進制碼到溫度計碼的編碼轉換圖;圖2(b)為二進制碼對應單位開關輸入碼圖。由圖2 可知，一旦比較器的輸出為0，即在模數(shù)轉換過程中出現(xiàn)輸入信號比D/A 轉換器所產(chǎn)生的參考電壓小的情況，采用溫度計碼的開關邏輯結構對減小開關動作頻率是有利的。將二進制碼轉換為溫度計碼只需通過一個簡單的編碼轉換電路就可以實現(xiàn)。

2.3 D/A轉換器的功耗分析

對于電容陣列中的電容，只有當其下極板連接到Vref 時，因充電產(chǎn)生功耗。設電容陣列的建立時間為T，則電容從Vref獲得的能量為：

由于電容兩端的電壓不能突變，故QC(0+)= QC(0-)，且 iref(t) = -dQC/ dt ，故：

所以，可以計算每一次開關動作時D/A 的功耗。為了減少計算量，仍以3 位D/A 轉換器為例，對兩種D/A 轉換器的功耗進行比較，如圖3 所示，箭頭旁邊的數(shù)字為每一次開關動作時消耗的能量。圖3顯示當比較器比較的結果為0 時，采用的結構所消耗的功耗小于傳統(tǒng)的結構。顯然，所設計的D/A 轉換器的平均功耗遠小于傳統(tǒng)的D/A 轉換器。隨著ADC 位數(shù)的增加，這種平均功耗的降低效應將會更加顯著。10 位SAR ADC和傳統(tǒng)結構的SAR ADC功耗對比如表1 所示，數(shù)據(jù)表明改進的SAR ADC 相對于傳統(tǒng)結構下降了21.5%。

SAR ADC的驅動電路設計存在多個難點，處理不當將導致ADC輸出碼值跳動范圍巨大。上周接觸到的一個案例就是這樣，與工程師檢視完原理圖，發(fā)現(xiàn)工程師是一款儀表放大器直接驅動16bit 1.5M SAR ADC，并且模擬電路由DCDC直接供電。查閱相應數(shù)據(jù)手冊，開玩笑道“SAR ADC驅動的三個坑全占了”，其中兩個問題此前已經(jīng)討論，1)開關電源紋波影響;2)驅動放大器的建立時間不足。而第三點是SAR ADC輸入端缺少RC電路它的 作用并不是濾波 !!!本篇將詳細討論驅動RC的用途與設計方法，同時提供便捷化設計工具，并結合LTspice進行仿真。

1 SAR ADC模型與驅動原理

SAR型ADC輸入端電路如圖4.26(a)，在采集階段SAR型ADC的開關SW+,SW-連接到地(GND)，獨立電容開關矩陣連接到輸入端,捕捉INx+與INx-輸入端模擬信號。采集完成進入轉換階段時，開關SW+、SW-斷開，獨立電容開關矩陣連接到地輸入，INx+與INx-輸入間差分電壓施加到比較器輸入端，導致比較器不平衡，按照二級制加權電壓變化實現(xiàn)數(shù)字轉化。

圖4.26SAR型ADC輸入電路及模型

簡化的SAR型ADC模型如圖4.26(b)，當開關S1閉合S2斷開，輸入信號Vin向電容CADC充電，電容電壓VADC到達輸入信號Vin電壓時采樣結束，進入轉換階段。