1.前言

今天，在競(jìng)爭(zhēng)激烈的時(shí)代，產(chǎn)品設(shè)計(jì)師面臨的挑戰(zhàn)是保持領(lǐng)先地位，而不僅僅是與時(shí)俱進(jìn)。這提高了系統(tǒng)設(shè)計(jì)人員通過差異化產(chǎn)品進(jìn)行創(chuàng)新的賭注。

一種重要的創(chuàng)新方式是采用高密度設(shè)計(jì)。在推動(dòng)更小尺寸解決方案的過程中，電源系統(tǒng)設(shè)計(jì)人員現(xiàn)在專注于功率密度問題——功率轉(zhuǎn)換器電路單位面積或體積的輸出功率。

用于高密度的 DC/DC 轉(zhuǎn)換器印刷電路板 (PCB) 布局的最明顯示例與功率級(jí)組件布局和布線有關(guān)。仔細(xì)布局可以實(shí)現(xiàn)更好的開關(guān)性能、更低的組件溫度和減少的電磁干擾 (EMI) 特征?？紤]圖 1 中的功率級(jí)布局和原理圖。

圖 1：四開關(guān)降壓-升壓轉(zhuǎn)換器功率級(jí)布局和原理圖

 2.布局要點(diǎn)

在我看來，這些是設(shè)計(jì)高密度 DC/DC 轉(zhuǎn)換器時(shí)的挑戰(zhàn)：

· 

組件技術(shù)。元件技術(shù)的進(jìn)步是降低整體功耗的關(guān)鍵，尤其是在對(duì)濾波器無源元件尺寸減小至關(guān)重要的更高開關(guān)頻率下。例如，功率 MOSFET 在硅和封裝方面取得了持續(xù)的進(jìn)步，最顯著的是引入了具有極低寄生參數(shù)的氮化鎵 ( GaN ) 功率器件。與此同時(shí)，磁性元件的性能已經(jīng)獨(dú)立提高，盡管速度可以說落后于功率半導(dǎo)體?？刂?IC 的謹(jǐn)慎布局 - 具有靠近 MOSFET 的集成自適應(yīng)柵極驅(qū)動(dòng)器- 在許多情況下，無需使用功耗緩沖器或柵極電阻器組件進(jìn)行開關(guān)節(jié)點(diǎn)電壓壓擺率調(diào)整。

· 

· 

熱設(shè)計(jì)。雖然高密度布局通常有利于轉(zhuǎn)換效率，但它可能會(huì)造成熱性能瓶頸。在更小的占位面積中相同的功耗變得站不住腳。組件溫度升高加劇了對(duì)更高故障率和可靠性的擔(dān)憂。放置在 PCB 頂部的低剖面功率 MOSFET - 不受較高組件（如電感器和電解電容器）的氣流影響 - 有助于通過對(duì)流氣流提高熱性能。對(duì)于圖 1 中的轉(zhuǎn)換器，電感器和電解液特意位于多層 PCB 的底部，因?yàn)槿绻胖迷陧敳?，它們?huì)阻礙熱傳遞。

· 

· 

電磁干擾性能。EMI 法規(guī)遵從性是產(chǎn)品設(shè)計(jì)周期中的一個(gè)重要里程碑。高密度設(shè)計(jì)通常幾乎沒有空間可用于 EMI 濾波。然而，緊湊的布局改善了輻射發(fā)射以及對(duì)傳入干擾的免疫力。兩個(gè)基本步驟是最小化包含高 di/dt 電流的環(huán)路面積（參見圖 1 中的白色電流路徑）并減少具有高 dv/dt 電壓的表面積（參見圖 1 中的 SW1 和 SW2 銅多邊形）。

· 

· 

高密度 PCB 設(shè)計(jì)流程。顯然，電源系統(tǒng)設(shè)計(jì)人員開發(fā)和磨練他們的 PCB 設(shè)計(jì)技能非常重要。盡管布局職責(zé)通常委派給布局專家，但工程師仍負(fù)有審查設(shè)計(jì)并在其上簽字的最終責(zé)任。

3.設(shè)計(jì)基本步驟

DC/DC 轉(zhuǎn)換器的 PCB 設(shè)計(jì)流程中的基本步驟是：

1.選擇 PCB 結(jié)構(gòu)和層疊規(guī)格。

2.從原理圖中識(shí)別高 di/dt 電流回路和高 dv/dt 電壓節(jié)點(diǎn)。

3.執(zhí)行功率級(jí)組件布局和放置。

4.放置控制IC，完成控制部分布局。

5.執(zhí)行關(guān)鍵的走線布線，包括 MOSFET 柵極驅(qū)動(dòng)、電流檢測(cè)和輸出電壓反饋。

6.設(shè)計(jì)電源和 GND 平面。

4.總結(jié)經(jīng)驗(yàn)/規(guī)則

DC-DC的layout非常重要，會(huì)直接影響到產(chǎn)品的穩(wěn)定性與EMI效果，總結(jié)經(jīng)驗(yàn)/規(guī)則如下：
       1、處理好反饋環(huán)（對(duì)應(yīng)上圖中R1-R2-R3-IC_FB&GND），反饋線不要走肖特基下面，不要走電感（L1）下面，不要走大電容下面，不要被大電流環(huán)路包圍，必要時(shí)可在取樣電阻并個(gè)100pF的電容增加穩(wěn)定性（但瞬態(tài)會(huì)受到一點(diǎn)影響）;
       2、反饋線寧可細(xì)不要粗，因?yàn)榫€越寬，天線效應(yīng)越明顯，影響環(huán)路的穩(wěn)定性。一般用6-12mils的線;

   3、所有電容盡可能靠近IC;
       4、電感按規(guī)格書指標(biāo)的120-130%的容量選取，不可過大，過大會(huì)影響效率和瞬態(tài);
       5、電容按規(guī)格書的150%的容量選取。如果是用貼片陶瓷電容，如果用22uF，用兩個(gè)10uF并聯(lián)會(huì)更好。若對(duì)于成本不敏感，電容可用更大些。特別提示：輸出電容，若是用鋁電解電容，千萬記得要用高頻低阻的，不可隨便放個(gè)低頻濾波電容！
       6、盡可能縮小大電流環(huán)路的包圍面積。如果不方便縮小，用敷銅的方式變成一條窄縫。