時序邏輯電路是數(shù)字邏輯電路的重要組成部分,時序邏輯電路又稱時序電路,主要由存儲電路和組合邏輯電路兩部分組成。它和我們熟悉的其他電路不同,其在任何一個時刻的輸出狀態(tài)由當時的輸入信號和電路原來的狀態(tài)共同決定,而它的狀態(tài)主要是由存儲電路來記憶和表示的。同時時序邏輯電路在結構以及功能上的特殊性,相較其他種類的數(shù)字邏輯電路而言,往往具有難度大、電路復雜并且應用范圍廣的特點 [1] 。在數(shù)字電路通常分為組合邏輯電路和時序邏輯電路兩大類，組合邏輯電路的有關內容在前面的章節(jié)里已經作了介紹，組合邏輯電路的特點是輸入的變化直接反映了輸出的變化，其輸出的狀態(tài)僅取決于輸入的當前的狀態(tài)，與輸入、輸出的原始狀態(tài)無關，而時序電路是一種輸出不僅與當前的輸入有關，而且與其輸出狀態(tài)的原始狀態(tài)有關，其相當于在組合邏輯的輸入端加上了一個反饋輸入，在其電路中有一個存儲電路，其可以將輸出的狀態(tài)保持住，我們可以用下圖的框圖來描述時序電路的構成。

從上面的圖上可以看出，其輸出是輸入及輸出前一個時刻的狀態(tài)的函數(shù)，這時就無法用組合邏輯電路的函數(shù)表達式的方法來表示其輸出函數(shù)表達式了，在這里引入了現(xiàn)態(tài)(Present state)和次態(tài)(Next State)的概念,當現(xiàn)態(tài)表示現(xiàn)在的狀態(tài)(通常用Qn來表示)，而次態(tài)表示輸入發(fā)生變化后其輸出的狀態(tài) (通常用Qn 1表示)，那么輸入變化后的輸出狀態(tài)表示為Qn 1=f(X,Qn)其中：X為輸入變量。下面通過兩個波形圖來幫助建立時序電路中存儲器的概念：從上圖a圖中可以看出，其圖中有四段輸入RS都為0的情況，但其輸出Q的狀態(tài)不同，這取決于輸出的原始狀態(tài);而b圖中的輸入與圖a相同，但多了一個CP，這時輸出Q不僅取決于輸入RS、輸出Q的原始狀態(tài)，而且取決CP的狀態(tài)，僅當CP為高電平時，輸入的狀態(tài)才能影響輸出的狀態(tài)。通常將上面的兩種類型分為兩種形式的存儲器電路：鎖存器(Latch)和觸發(fā)器(Flip-flop)，其兩者的區(qū)別在于其輸出狀態(tài)的變化是否取決于CP(時鐘脈沖Clock Pulse)。將圖a所有的電路稱為鎖存器，而b圖所示的電路稱為觸發(fā)器電路。時序邏輯電路的特點：任意時刻的輸出不僅取決于該時刻的輸入，而且還和電路原來的狀態(tài)有關，所以時序電路具有記憶功能。

一般來說,計數(shù)器主要由觸發(fā)器組成,用以統(tǒng)計輸入計數(shù)脈沖CP的個數(shù)。計數(shù)器的輸出通常為現(xiàn)態(tài)的函數(shù)。計數(shù)器累計輸入脈沖的最大數(shù)目稱為計數(shù)器的“模”,用M表示。如M=6計數(shù)器,又稱六進制計數(shù)器。所以,計數(shù)器的“模”實際上為電路的有效狀態(tài)數(shù) [1] 。同步七進制加法計數(shù)器的邏輯圖計數(shù)器的種類很多,特點各異。主要分類如下:按計數(shù)進制可分為:二進制計數(shù)器、十進制計數(shù)器、任意進制計數(shù)器。按計數(shù)增減可分為:加法計數(shù)器、減法計數(shù)器、加/減計數(shù)器,又稱可逆計數(shù)器。按計數(shù)器中觸發(fā)器翻轉是否同步可分為:異步計數(shù)器和同步計數(shù)器.

寄存器是存放數(shù)碼、運算結果或指令的電路,移位寄存器不但可存放數(shù)碼,而且在移位脈沖作用下,寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。寄存器和移位寄存器是數(shù)字系統(tǒng)和計算機中常用的基本邏輯部件,應用很廣。一個觸發(fā)器可存儲一位二進制代碼, n個觸發(fā)器可存儲n位二進制代碼。因此,觸發(fā)器是寄存器和移位寄存器的重要組成部分。對寄存器中的觸發(fā)器只要求它們具有置0或者置1功能即可,無論是用同步結構的觸發(fā)器,還是用主從結構或者邊沿觸發(fā)的觸發(fā)器,都可以組成寄存器