1.前言

這篇文章我們將開(kāi)始研究特定終端應(yīng)用需要考慮哪些具體注意事項(xiàng)，首先從終端應(yīng)用中用于驅(qū)動(dòng)電機(jī)的 FET 開(kāi)始。電機(jī)控制是 30V-100V 分立式 MOSFET 的一個(gè)巨大（且快速增長(zhǎng)）市場(chǎng)，特別是對(duì)于驅(qū)動(dòng)直流電機(jī)的許多拓?fù)?。在這里，我將重點(diǎn)介紹如何選擇正確的 FET 來(lái)驅(qū)動(dòng)有刷、無(wú)刷和步進(jìn)電機(jī)。雖然硬性規(guī)則很少，而且可能有無(wú)數(shù)種不同的方法，但我希望這篇文章能夠讓我們根據(jù)我們的最終應(yīng)用程序從哪里開(kāi)始。

2. 電機(jī)驅(qū)動(dòng)電路分析

①PWM信號(hào)輸入到柵極；高電平時(shí)，MOS管導(dǎo)通，電機(jī)轉(zhuǎn)動(dòng)；低電平時(shí)，MOS管截止，電機(jī)停轉(zhuǎn)。注意，有的地方地方可能會(huì)在MCU信號(hào)與MOS管的柵極之間加一電阻。

②接線柱P3用于連接電機(jī)，并聯(lián)一個(gè)續(xù)流二極管（SD4）（要用肖特基二極管哦），防止方向電壓擊穿MOS管；再并聯(lián)一個(gè)濾波電容(C11)。

③PWM信號(hào)處接一下拉電阻(R13)（為了保持MOS管的輸入高阻抗的優(yōu)點(diǎn)，應(yīng)盡可能的選擇阻值較大的電阻），防止MCU上電誤動(dòng)作。

3. MOSFET選擇參考條件

第一個(gè)也是最容易做出的選擇是我們需要什么擊穿電壓。由于電機(jī)控制的頻率往往較低，因此與電源應(yīng)用相比會(huì)導(dǎo)致較低的振鈴，因此輸入電源軌和 FET 擊穿之間的裕度往往會(huì)更大一些（通常以犧牲使用緩沖器）以獲得較低電阻的 FET。但一般來(lái)說(shuō)，BV DSS和最大輸入電壓 V IN之間的 40% 緩沖并不是一個(gè)壞規(guī)則——根據(jù)我們預(yù)期的振鈴程度以及我們愿意用外部抑制振鈴的程度，給予或接受 10%被動(dòng)元件。

選擇封裝類(lèi)型可能是最關(guān)鍵的決定，完全取決于設(shè)計(jì)的功率密度要求（見(jiàn)圖 1）。低于 2A，F(xiàn)ET 最常（但并非總是）被吸收到驅(qū)動(dòng)器集成電路 (IC) 中。對(duì)于步進(jìn)電機(jī)和 10A 以下的低電流有刷和無(wú)刷應(yīng)用，小尺寸 PQFN 型器件（SON 2mm x 2mm、SON 3.3mm x 3.3mm）提供最佳功率密度。如果我們優(yōu)先考慮低成本而不是更高的功率密度，舊的 SOIC 型封裝可能會(huì)完成工作，但不可避免地會(huì)占用更多的印刷電路板 (PCB) 空間。

圖 1：用于驅(qū)動(dòng)不同電機(jī)電流的各種封裝選項(xiàng)（封裝未按比例顯示）

小型電池供電工具和家用電器占據(jù)的 10A-30A 空間是 5mm x 6mm QFN 的最佳選擇。除此之外，更高電流的電源和園藝工具往往要么并聯(lián)多個(gè) FET，要么采用更大的封裝器件（如 D2PAK）或通孔封裝（如 TO-220）。這些封裝可以容納更多的硅，從而實(shí)現(xiàn)更低的電阻、更高的電流能力和更好的熱性能。在大型散熱器上安裝通孔封裝會(huì)導(dǎo)致更多的損耗并允許耗散更多的功率。

設(shè)備可以耗散多少功率的問(wèn)題取決于最終應(yīng)用的熱環(huán)境，因?yàn)樗Q于 FET 的封裝。雖然表面貼裝器件通常通過(guò) PCB 散發(fā)大部分熱量，但我們可以將其他封裝（如上述 TO-220 或 TI 的 DualCool? 功率塊器件（下圖 2））連接到散熱器上，以便將熱量從電路板上帶走并增加 FET 可以耗散的最大功率。

最后要看的是你應(yīng)該瞄準(zhǔn)什么阻力。在某些方面，選擇 FET 來(lái)驅(qū)動(dòng)電機(jī)比為電源選擇 FET 更簡(jiǎn)單，因?yàn)檩^低的開(kāi)關(guān)頻率決定了傳導(dǎo)損耗決定了熱性能。我并不是暗示我們可以完全忽略 P LOSS估計(jì)中的開(kāi)關(guān)損耗。相反，我見(jiàn)過(guò)最壞的情況，其中開(kāi)關(guān)損耗可占總 P LOSS 的30%在一個(gè)系統(tǒng)中。但是這些損耗仍然是傳導(dǎo)損耗的次要因素，因此不應(yīng)成為我們的首要考慮因素。圍繞超高失速電流設(shè)計(jì)的電動(dòng)工具通常傾向于將 FET 推至其最大耐熱性，因此我們選擇的封裝中電阻最低的器件是一個(gè)不錯(cuò)的起點(diǎn)。

在結(jié)束之前，我想回顧一下前面提到的電源塊設(shè)備。40V CSD88584Q5DC 和 60V CSD88599Q5DC 是兩個(gè)垂直集成的半橋解決方案，采用單個(gè) 5mm x 6mm QFN DualCool 封裝（見(jiàn)圖 2）。將傳統(tǒng)分立式 5mm x 6mm 器件提供的每占用面積低電阻加倍，同時(shí)為散熱器應(yīng)用提供暴露的金屬頂部，這些器件特別適合在空間中處理更高的電流（40A 及以上）-受限的應(yīng)用程序。

圖 2：堆疊芯片電源塊機(jī)械故障

在為我們的設(shè)計(jì)采用體積更大的 TO 封裝之前，可能值得在這些電源塊之一上運(yùn)行數(shù)字，看看我們是否可以在 PCB 占用空間和散熱器尺寸上節(jié)省一些空間。問(wèn)題？請(qǐng)隨時(shí)在下面發(fā)表評(píng)論。