2004年9月16日，賽靈思(Xinlinx)公司邀請中國大陸，臺灣地區(qū)，韓國和菲律賓的媒體記者，在海南召開媒體峰會，宣布推出其革命性的Virtex-4 FPGA產(chǎn)品，標志著全球第一個利用90nm/300mm芯片制造工藝技術生產(chǎn)的多平臺FPGA系列產(chǎn)品按時推出。

    Xilinx公司的Virtex-II和Virtex-II Pro平臺的FPGA在過去的幾年中曾經(jīng)取得了巨大的成功，幫助該公司奪取了FPGA市場中50%以上的市場份額。通過對全球800多個客戶進行專門座談和交流，現(xiàn)在又推出了下一代FPGA產(chǎn)品 - Virtex-4。Virtex-4包括了100多項技術創(chuàng)新，整個系列分為三個面向特定應用領域而優(yōu)化的平臺FPGA架構(gòu)，共有17種器件可供設計人員選擇。這三個平臺分別是：Virtex-4 LX FPGA（面向邏輯密集的設計）、Virtex-4 SX FPGA（面向高性能信號處理應用）和Virtex-4 FX FPGA（面向高速串行連接和嵌入式處理應用）。
 
    Virtex-4是目前性能最高功能最全面的一款FPGA，同時它還擁有嵌入式系統(tǒng)處理器，能實現(xiàn)全方位的高速串行連接能力，并且可以滿足高性能DSP功能的要求。我們可以從以上幾個方面一一來了解Virtex-4。

    高性能FGPA設計：

    作為電子設計工程師而言，他們對FPGA的要求是提供更高的系統(tǒng)性能，實現(xiàn)更低的功耗，降低系統(tǒng)成本，簡化源同步和存儲器接口。Virtex-4 FPGA從兩個方面著手滿足對更高性能的要求。首先是集成了實現(xiàn)關鍵系統(tǒng)功能的面向性能而優(yōu)化的專用電路，如嵌入式處理器、DSP邏輯片、Ethernet MAC以及串行收發(fā)器。嵌入的硬IP可提供高達500 MHz的性能和11.1 Gbps的串行通信能力。第二個方面是提供強大的時鐘管理功能，從而使工程師能夠利用可編程邏輯構(gòu)造發(fā)揮最大的性能。Xesium時鐘技術滿足了客戶對更多更靈活時鐘的要求，每片器件可提供32個全球時鐘和20個數(shù)字時鐘管理器（DCM）電路。Xesium DCM電路支持靈活地生成多個時鐘域，性能高達500MHz，并且與前一代電路相比抖動少了40%。此外，Virtex-4器件還是一款提供差分時鐘網(wǎng)絡的FPGA，對于實現(xiàn)具有最小畸變和抖動的精確時鐘來說，這是一項重要優(yōu)勢。

  Xilinx高級產(chǎn)品部經(jīng)理 Chuck Tralka

    Virtex-4采用90nm工藝，由臺灣UMC公司制造，使得器件成本降低了50%多，目前Virtex-4 LX25的單價是39.99美元，卻具備24,192個邏輯單元，640個SelectIO, 1296K的RAM，8個數(shù)字時鐘管理器以及48個XtremeDSP邏輯片，功能比Virtex-II提升了兩倍，而價格也提高了兩倍。

    但是90nm工藝也帶來了新的問題，漏電流使得器件的功耗增長了很多。Xilinx采用了三氧化柵技術，在速度和漏電流之間進行折衷，將靜態(tài)功耗降低50%，動態(tài)功耗也降低了50%，因為供電電壓更低，電容更少。

    FPGA中的嵌入式處理器

    賽靈思公司利用一系列處理器PicoBlaze, MicroBlaze和PowerPC來滿足這些要求。前兩者是賽靈思公司自己的軟核處理器，PowerPC硬核處理器是從IBM獲得的授權。PicoBlaze軟內(nèi)核為實現(xiàn)廣泛的嵌入式控制應用提供了一個成本優(yōu)化的8位微控制器架構(gòu)。對于需要更高性能的項目，MicroBlaze軟內(nèi)核提供了一個32位通用處理器架構(gòu)。PicoBlaze和MicroBlaze內(nèi)核可用于所有Virtex-4平臺器件，可構(gòu)成單處理器和多處理器系統(tǒng)。

  Xilinx IP解決方案市場總監(jiān) Mike Frazier

    對于需要最高性能的應用，賽靈思公司以性能優(yōu)化的硬內(nèi)核的形式來提供業(yè)界標準的PowerPC架構(gòu)。而Virtex-4 FX平臺器件可集成一個或兩個PowerPC處理器。

    Virtex-4 FX器件包括多達兩個PowerPC硬處理器內(nèi)核。賽靈思公司首先在Virtex-II Pro系列中集成了嵌入式PowerPC 405內(nèi)核。FPGA器件中嵌入的PowerPC內(nèi)核包括：32個通用32位寄存器、硬件乘法和除法、16KB數(shù)據(jù)緩沖和指令緩沖存儲器、存儲器管理單元（MMU）、內(nèi)置硬件定時器和用于調(diào)試及跟蹤的內(nèi)建JTAG支持。對于Virtex-4 系列，賽靈思公司將在450 MHz時的處理器性能提高至680 DMIPS，功耗降至0.9 mW/MHz，同時還保持了與第一代內(nèi)核創(chuàng)建的所有軟件和IP的兼容性。

    高速串行連接功能

    越來越多的工程師正在轉(zhuǎn)向利用串行通信技術來滿足對更高帶寬和更低系統(tǒng)成本的要求, 但是目前五花八門的高速串行接口協(xié)議也讓人目不暇接。Virtex-4宣稱它支持所有流行的接口協(xié)議，以滿足多種標準的需求，甚至，它還可以同時連接兩個不同速度的標準協(xié)議。Virtex-4 FPGA提供了業(yè)界最寬的速率范圍，收發(fā)器支持 600 Mbps至11.1 Gbps間的任意速率。這些第三代RocketIO收發(fā)器提供了對SONET（OC-12，OC-48）的增強支持，同時支持10G光纖通道和10G 以太網(wǎng)。

  Xilinx 高速串行I/O市場總監(jiān) Ryan Carlson

    Virtex-4 FX器件內(nèi)置以太網(wǎng)連接能力，不需要消耗可編程邏輯資源即可提供無縫的芯片到芯片連接。以太網(wǎng)媒體訪問控制器（MAC）內(nèi)核支持10/100/1000 Mbps數(shù)據(jù)速率，兼容UNH驗證標準并且具有互操作能力。

    DSP

    隨著工程師開始為3G/4G移動通信、圖像識別和視頻會議設計新一代產(chǎn)品，但是，算法復雜性的增長速度比芯片密度和功能的增長速度為快。這一現(xiàn)象被稱為Shannon定律。而使這一挑戰(zhàn)更加嚴峻的是單MAC（乘法累加）處理器性能無法與莫爾定律同步擴展。利用Virtex-4 SX平臺FPGA，賽靈思公司正在幫助DSP開發(fā)人員彌補可編程單MAC DSP性能和高級算法要求之間的差距。

  Xilinx DSP部市場經(jīng)理 David Squires

    Virtex-4 FPGA能夠與可編程DSP共同使用，做為DSP的預處理器或協(xié)處理器來分擔計算密度的任務。與順序執(zhí)行程序軟件的DSP處理器相比，基于FPGA的解決方案提供了并行執(zhí)行優(yōu)勢。例如，讓我們考慮一個256抽頭的有限脈沖響應（FIR）濾波器。計算濾波器響應需要256個乘法累加器。一個單MAC處理器必須循環(huán)256次才能計算出一個輸出樣本。運行在1 GHz時，處理器的數(shù)據(jù)處理速率可達 4 MSPS（每秒百萬樣本）。利用包含256個乘法器和加法器的FPGA硬件實現(xiàn)同樣的功能，由于256個乘法器和加法器可并行工作，因此每個時鐘周期就可計算出一個輸出樣本。這樣，盡管FPGA運行在500MHz時鐘下，僅有單MAC處理器時鐘頻率的一半，但由于每個時鐘周期生成一個結(jié)果，FPGA可提供500 MSPS的吞吐能力。Virtex-4中集成的下一代XtremeDSP解決方案提供的性能是前一代產(chǎn)品的兩倍，而消耗的功率只有1/7，DSP價值則是原來的10倍（以單位價格的MACS/s計算）。

    開發(fā)人員可配置XtremeDSP邏輯片實現(xiàn)40多種不同的DSP和算術功能，包括乘法器、乘法累加器、乘法及加法器、三輸入加法器、桶狀移位寄存器、寬總線多路復用器、幅度比較器或?qū)捿斎爰臃ㄆ鳌２恍枰褂猛ㄓ每删幊踢壿嫎?gòu)造資源，這一架構(gòu)就可支持將多個XtremeDSP邏輯片連接起來，以完成更寬輸入的算術功能、DSP濾波器和復雜算法。

    新推出的Virtex-4系列有望超越傳統(tǒng)的PLD市場，并進入更為廣泛的高性能處理、嵌入式處理和高速串行通信應用，賽靈思公司為此還專門成立了嵌入式處理部和DSP部，意圖在ASIC/ASSP市場占有更大的份額。預計這一市場的總價值到2007年可達到年營收360億美元（市場數(shù)字基于Gartner Dataquest 2007 ASIC/ASSP 預測報告）。