IEEE IEDM大會上，臺積電官方披露了5nm工藝的最新進展，給出了大量確鑿數(shù)據(jù)，看起來十分的歡欣鼓舞。

臺積電

5nm將是臺積電的又一個重要工藝節(jié)點，分為N5、N5P兩個版本，前者相比于N7 7nm工藝性能提升15％、功耗降低30％，后者在前者基礎(chǔ)上繼續(xù)性能提升7％、功耗降低15％。

臺積電5nm將使用第五代FinFET晶體管技術(shù)，EUV極紫外光刻技術(shù)也擴展到10多個光刻層，整體晶體管密度提升84％—;—;7nm是每平方毫米9627萬個晶體管，5nm就將是每平方毫米1.771億個晶體管。

臺積電稱5nm工藝目前正處于風險試產(chǎn)階段，測試芯片的良品率平均已達80％，最高可超過90％，不過這些芯片都相對很簡單，如果放在復(fù)雜的移動和桌面芯片上，良品率還做不到這么高，但具體數(shù)據(jù)未公開。

具體來說，臺積電5nm工藝的測試芯片有兩種，一是256Mb SRAM，單元面積包括25000平方納米的高電流版本、21000平方納米的高密度版本，后者號稱是迄今最小的，總面積5.376平方毫米。

二是綜合了SRAM、CPU/GPU邏輯單元、IO單元的，面積占比分別為30％、60％、10％，總面積估計大約17.92平方毫米。

按照這個面積計算，一塊300mm晶圓應(yīng)該能生產(chǎn)出3252顆芯片，良品率80％，那么完好的芯片至少是2602個，缺陷率1.271個每平方厘米。

當然，現(xiàn)代高性能芯片面積都相當大，比如麒麟990 5G達到了113.31平方毫米。

按照一顆芯片100平方毫米計算，1.271個每平方厘米的缺陷意味著良品率為32％，看著不高但對于風險試產(chǎn)階段的工藝來說還是完全合格的，足夠合作伙伴進行早期測試與評估。

另外，AMD Zen2架構(gòu)每顆芯片(八核心)的面積約為10.35×7.37＝76.28平方毫米，對應(yīng)良品率就是41％。

臺積電還公布了5nm工藝下CPU、GPU芯片的電壓、頻率對應(yīng)關(guān)系，CPU通過測試的最低值是0.7V、1.5GHz，最高可以做到1.2V 3.25GHz，GPU則是最低0.65V 0.66GHz、最高1.2V 1.43GHz。當然這都是初步結(jié)果，后續(xù)肯定還會大大提升。

臺積電預(yù)計，5nm工藝將在2020年上半年投入大規(guī)模量產(chǎn)，相關(guān)芯片產(chǎn)品將在2020年晚些時候陸續(xù)登場，蘋果A14、華為麒麟1000系列、AMD Zen4架構(gòu)四代銳龍都是妥妥的了，只是據(jù)說初期產(chǎn)能會被蘋果和華為基本吃光。