www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 公眾號精選 > 嵌入式微處理器
[導(dǎo)讀]首先,F(xiàn)PGA開發(fā)工程師是一個相對高薪的工作,但是,很多同學(xué)在剛?cè)腴T時都會有一種無從下手的感覺,尤其是將FPGA作為第一個要掌握的開發(fā)板時,更是感覺苦惱;本人也是如此,以下就本人學(xué)習(xí)FPGA開發(fā)的一些

首先,F(xiàn)PGA開發(fā)工程師是一個相對高薪的工作,但是,很多同學(xué)在剛?cè)腴T時都會有一種無從下手的感覺,尤其是將FPGA作為第一個要掌握的開發(fā)板時,更是感覺苦惱;本人也是如此,以下就本人學(xué)習(xí)FPGA開發(fā)的一些情況做一些介紹,希望后來者能夠少走彎路。

第一次接觸FPGA是在本科畢設(shè)中,那時候選畢設(shè)課題得用搶的,盯著電腦等畢設(shè)選題時間一到,大家都開始搶,博主那時候剛好在北京參加一個飛行員招聘,所以很悲催的就被遺棄了,還好當(dāng)時的舍友打電話告知要選題,要不然能不能畢業(yè)都難說,當(dāng)時舍友幫我念著所剩無幾的畢設(shè)題目讓我進(jìn)行選擇,最后在萬般糾結(jié)下就隨便選了一個與FPGA相關(guān)的,具體題目是做步進(jìn)電機控制的,現(xiàn)在回想起來當(dāng)時選的這個題目真的不是很難。也可能當(dāng)時的認(rèn)知比較低吧,很多東西都沒學(xué)會,整個畢設(shè)里也就做了個分頻器、按鍵、led燈指示僅此而已。

下定決心要學(xué)習(xí)FPGA是在研究生剛開學(xué)的時候,當(dāng)時,對研究生學(xué)習(xí)沒有一點的目標(biāo)和想法,整天糾結(jié)于是學(xué)算法、軟件還是硬件上了,糾結(jié)來糾結(jié)去,馬上就到了研一要結(jié)束了,作為一個2年制的專碩來說,這個時間點沒學(xué)到東西是很尷尬的;就在7月15號左右,我才正式開始了FPGA的開發(fā)學(xué)習(xí)(這里說一下本人畢竟在本科做過FPGA相關(guān)設(shè)計,所以要撿起來也是比較容易知道學(xué)什么的,而且在研一期間還自學(xué)了Verilog語言,還有一部分?jǐn)?shù)電,感覺這些在接下來的學(xué)習(xí)都是很有用的)。

啰嗦完畢,接下來介紹具體怎么入手;首先,個人感覺總結(jié)的一套套路是:知道怎么用QuartusII軟件之后,直接上例程(比如電燈、流水燈、數(shù)碼管等);然后再學(xué)習(xí)Verilog代碼的編寫,其次,學(xué)會使用Modelsim的使用,接下來學(xué)習(xí)怎么編寫TestBench測試文件;接下來就是自己找各種視頻中的小項目自己去做,具體流程如下:建立新工程、編寫Verilog設(shè)計文件、保存到相應(yīng)位置(注意這個位置是在工程文件夾下面的,而且工程文件和設(shè)計文件都不能使用中文)、編譯、修改錯誤、引腳設(shè)置、未用引腳設(shè)置(三態(tài))、再次編譯、設(shè)置生成測試文件的位置、生成測試文件、對測試文件進(jìn)行改寫(一般生成的測試文件都是不能用的,需要設(shè)計人員去設(shè)計輸入激勵)、編寫完成后保存、調(diào)用RTL仿真觀看仿真波形、如果功能無誤后下載到板子里,一般在調(diào)試的時候都用JTAG調(diào)試,除非要實現(xiàn)代碼固化的時候用AS下載,這些基本上就是做FPGA前端開發(fā)的整體流程了。

至于之后的signaltapII靜態(tài)時序仿真,博主沒做過,所以不做具體評論。相信新手們只要按照我所寫的具體流程去做,哪一塊不會就去找哪一快的資料,相信用不了2個月基本的入門是沒有問題的。

還有就是,個人感覺Verilog語言中重點需要掌握的就是一下這幾個語句結(jié)構(gòu):always寫時序和組合邏輯,assign寫組合邏輯,條件語句if ?

? else,以及選擇語句case,還有仿真測試文件里經(jīng)常使用的initial語句。還有就是需要掌握的幾個代碼:計數(shù)器編寫、狀態(tài)機編寫、FIFO編寫、打兩拍編寫。接下來就是要掌握的外圍器件的驅(qū)動和接口等,比如UART,IIC,SPI,VGA等,這里強烈推薦明德?lián)P的視頻,講的很好,還有就是建議學(xué)一下基于FPGA的圖像邊緣檢測系統(tǒng)設(shè)計,這里面涵蓋了很多需要學(xué)習(xí)的東西,基本把這個項目搞定的話,找工作和FPGA開發(fā)都不會有太大的問題,在該項目中具體用到的比如:FPGA與OV7670攝像頭的接口設(shè)計,數(shù)據(jù)采集,圖像處理算法,SDram的讀寫,VGA的顯示等。具體項目介紹在潘文明老師出的手把手教你學(xué)FPGA設(shè)計那本書里面的第八章都有將到,不過具體代碼都是需要讀者自己編寫的。

FPGA之Verilog點燈小程序 ?

話不多說,直接做介紹:

首先個人用的是QuartusII11.0,開發(fā)板用的是CycloneIV的EP4CE6E22C8N芯片。

led燈使用的是低電平有效;

要執(zhí)行的功能是:上電燈就亮,這里使用的是四個led燈;


具體代碼如下:

由于功能上是只要上電就亮,所以就不需要時序控制了,那么就是一個組合邏輯電路;



嵌入式ARM

掃描二維碼,關(guān)注更多精彩內(nèi)容

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
關(guān)閉
關(guān)閉