FPGA
-
LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真
摘 要：采用免費軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒，選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型，通過這個原型對硬件性能進(jìn)行仿真，并且還可以在
-
基于Verilog的FPGA與USB 2．0高速接口設(shè)計
0 引 言 USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點，迅速得到廣泛應(yīng)用。 在高速的數(shù)
-
基于FPGA的UART模塊的設(shè)計
0 引 言 在計算機(jī)的數(shù)據(jù)通信中，外設(shè)一般不能與計算機(jī)直接相連，它們之間的信息交換主要存在以下問題： (1)速度不匹配。外設(shè)的工作速度和計算機(jī)的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。
-
基于FPGA的LVDS高速差分板間接口應(yīng)用
隨著ADC器件速率的提高以及FPGA、DSP器件運算速度的提升，高速AD和信號處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求，成為影響接收機(jī)性能的新瓶頸。針對這一情況，提出了一種基于LVDS差分接口的DDR傳輸接口，解決了這一瓶頸，并且在實際硬件平臺上進(jìn)行了FPGA實現(xiàn)，達(dá)到了18．4 Gbit／s的接口速率。
-
基于FPGA的圖像采集模塊的設(shè)計
針對傳統(tǒng)的PCI圖像采集卡的弊端，采用OV7620和Cyclone系列FPGA設(shè)計了適用于便攜式嵌入式系統(tǒng)的圖像采集模塊。該模塊采用“乒乓模式”設(shè)計思想，具有8 Mbit的高速緩存空間，并利用嵌入式邏輯分析儀對原始圖像數(shù)據(jù)的采集和緩存。系統(tǒng)實現(xiàn)圖像原始數(shù)據(jù)的采集和緩存，保證圖像數(shù)據(jù)的連續(xù)和完整性，該系統(tǒng)外部接口電路簡單，便于使用和移植，具有體積小、功耗低、速度快等優(yōu)點，可應(yīng)用于便攜式設(shè)備的圖像采集。
-
LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真
摘 要：采用免費軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒，選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型，通過這個原型對硬件性能進(jìn)行仿真，并且還可以在
-
LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真
LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真
-
基于Verilog的FPGA與USB 2．0高速接口設(shè)計
0 引 言 USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點，迅速得到廣泛應(yīng)用。 在高速的數(shù)
-
2009年ASIC設(shè)計數(shù)量將減少22%
據(jù)市場調(diào)研公司Gartner，F(xiàn)PGA正在取代ASIC，全球金融危機(jī)將在2009年加劇這一趨勢。現(xiàn)在二者的設(shè)計數(shù)量之比為30比1。Gartner表示，由于經(jīng)濟(jì)危機(jī)促使廠商推遲甚至取消設(shè)計，預(yù)計2009年ASIC設(shè)計數(shù)量將減少22%。據(jù)Gartne
-
基于FPGA的LVDS高速差分板間接口應(yīng)用
隨著ADC器件速率的提高以及FPGA、DSP器件運算速度的提升，高速AD和信號處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求，成為影響接收機(jī)性能的新瓶頸。針對這一情況，提出了一種基于LVDS差分接口的DDR傳輸接口，解決了這一瓶頸，并且在實際硬件平臺上進(jìn)行了FPGA實現(xiàn)，達(dá)到了18．4 Gbit／s的接口速率。
-
基于FPGA的LVDS高速差分板間接口應(yīng)用
隨著ADC器件速率的提高以及FPGA、DSP器件運算速度的提升，高速AD和信號處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求，成為影響接收機(jī)性能的新瓶頸。針對這一情況，提出了一種基于LVDS差分接口的DDR傳輸接口，解決了這一瓶頸，并且在實際硬件平臺上進(jìn)行了FPGA實現(xiàn)，達(dá)到了18．4 Gbit／s的接口速率。
-
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
隨著人們對高空的興趣發(fā)展和研究需要，越來越多的科學(xué)實驗被科研人員搬到了空中進(jìn)行，氣球探空和無人機(jī)實驗是比較典型的方法。這些科學(xué)實驗往往需要在一定的實驗條件到達(dá)時觸發(fā)某特定實驗現(xiàn)象，從而對發(fā)生時間非常短
-
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
-
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
-
基于FPGA的圖像采集模塊的設(shè)計
基于FPGA的圖像采集模塊的設(shè)計
-
采用FPGA的振動模擬器設(shè)計
1 引言振動臺的作用之一是將被測物件置于振動臺上測量其受迫振動時的表現(xiàn)，一般振動臺的振動是由振動分析儀控制的，但是由于振動臺體積形狀和考慮到成本等原因，不利于振動分析儀的研發(fā)，所以設(shè)計振動模擬器對振動分
-
基于手勢信息的便攜式無線加密傳輸系統(tǒng)
一 選題背景 和平和發(fā)展是當(dāng)今世界的主旋律，但是局部戰(zhàn)爭、恐怖主義、暴力犯罪等不和諧的音符依然存在，而在實際作戰(zhàn)、反恐行動、秘密偵查等這些場合中，信息交互的安全性要求較一般場合要高得多。不僅要求產(chǎn)生
-
基于FPGA的數(shù)字秒表的設(shè)計
應(yīng)用VHDL語言設(shè)計數(shù)字系統(tǒng)，很多設(shè)計工作可以在計算機(jī)上完成，從而縮短了系統(tǒng)的開發(fā)時間，提高了工作效率。本文介紹一種以FPGA為核心，以VHDL為開發(fā)工具的數(shù)字秒表，并給出源程序和仿真結(jié)果。 1 系統(tǒng)設(shè)計方案
-
利用低功耗FPGA輕松開發(fā)便攜式醫(yī)療成像應(yīng)用
過去，醫(yī)療設(shè)備制造商主要集中于開發(fā)諸如X光、MRI和超聲波等大型醫(yī)療設(shè)備。而今天的醫(yī)療設(shè)備制造商正走向便攜醫(yī)療電子設(shè)備的開發(fā)。全球人口老化的不斷擴(kuò)大，以及人們對自身健康狀況關(guān)注的增加，要求醫(yī)療設(shè)備實現(xiàn)易于攜帶和更低成本，以方便在醫(yī)院之外的其他地方使用。因此，醫(yī)療設(shè)備制造商幾年前就開始開發(fā)諸如便攜式超聲波診斷設(shè)備、血壓計以及其他使用復(fù)雜數(shù)字圖像處理技術(shù)和先進(jìn)通信技術(shù)的個人健康監(jiān)護(hù)等醫(yī)療電子產(chǎn)品。
