FPGA
-
基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計
設(shè)計基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路，介紹AD7543的主要特點、封裝形式、引腳功能和工作原理，設(shè)計基于AD7543轉(zhuǎn)換芯片的具體的數(shù)／模轉(zhuǎn)換硬件電路，利用Verilog HDL語言描述AD7543的控制時序，并給出具體的Veril-og HDL代碼及其仿真結(jié)果。實踐結(jié)果表明，該設(shè)計可行，可取代傳統(tǒng)的“CPU+專用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計結(jié)構(gòu)，可進一步提高系統(tǒng)的可靠性和抗干擾能力。
-
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計
該設(shè)計利用FPGA的嵌入式軟核NiosⅡ處理器，通過嵌入式操作系統(tǒng)μC／OS-Ⅱ，實現(xiàn)了在FPGA內(nèi)的自相關(guān)計算器；利用FPGA強大的并行運算功能和自帶存儲器實現(xiàn)的“乒乓”RAM，通過軟核NiosⅡ輸出控制字實時切換調(diào)用兩個“乒乓”RAM的存儲和讀取功能，使之同時完成對采集數(shù)據(jù)的緩沖存儲和向乘法器提供計算數(shù)據(jù)的功能，使芯片的整個數(shù)字處理鏈路連續(xù)化。另外，采用多比特進行自相關(guān)運算較之于現(xiàn)在天文臺使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。
-
基于FPGA的PC／104-CAN通訊板設(shè)計
0 引 言 PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對PC的各個方面做了優(yōu)化設(shè)計，使其與IBM PC完全兼容，并具有體積小，功耗低，工作
-
LS碼及其FPGA的實現(xiàn)
0 引 言 眾所周知，在二元域、有限域以及復(fù)數(shù)域都不存在理想的地址碼，如m序列、Gold序列以及Walsh碼的相關(guān)性都不理想，這使得采用傳統(tǒng)擴頻碼的CDMA系統(tǒng)是一個自干擾系統(tǒng)，需要采用聯(lián)合檢測技術(shù)、智能天線技術(shù)
-
基于FPGA的激光無線通信精跟蹤系統(tǒng)
0 引 言 以大氣作為傳輸介質(zhì)，激光作為信息載體進行無線通信時，空一地激光無線通信是激光無線通信的一種常見形式，信標(biāo)光的準(zhǔn)確捕獲、瞄準(zhǔn)與跟蹤(Acquisition，Pointing and Tracking，APT)是其關(guān)鍵技術(shù)，AP
-
基于FPGA的FIFO設(shè)計和應(yīng)用
為實現(xiàn)目標(biāo)識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴展存儲空間，提出一種基于FPGA實現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計，增強SDRAM控制器的通用性，更方便地滿足實際需求。
-
基于FPGA玻璃缺陷圖像采集處理系統(tǒng)
在進行圖像采集過程中，重點需要解決采集系統(tǒng)的實時性問題。而這里選用的多線陣CCD拼接圖像的采集方法勢必導(dǎo)致在低級算法階段會產(chǎn)生極大的數(shù)據(jù)流，應(yīng)用一個高速的嵌入式處理模塊則能很好地完成圖像處理的低級算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過程，對系統(tǒng)內(nèi)存控制做了詳細(xì)的描述，并在FPGA內(nèi)實現(xiàn)了圖像的低級處理，從而使計算機從低級處理的大量數(shù)據(jù)中解脫出來。
-
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計
該設(shè)計利用FPGA的嵌入式軟核NiosⅡ處理器，通過嵌入式操作系統(tǒng)μC／OS-Ⅱ，實現(xiàn)了在FPGA內(nèi)的自相關(guān)計算器；利用FPGA強大的并行運算功能和自帶存儲器實現(xiàn)的“乒乓”RAM，通過軟核NiosⅡ輸出控制字實時切換調(diào)用兩個“乒乓”RAM的存儲和讀取功能，使之同時完成對采集數(shù)據(jù)的緩沖存儲和向乘法器提供計算數(shù)據(jù)的功能，使芯片的整個數(shù)字處理鏈路連續(xù)化。另外，采用多比特進行自相關(guān)運算較之于現(xiàn)在天文臺使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。
-
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計
-
S2C公司ASIC原型設(shè)計工具獲炬力半導(dǎo)體采用
S2C公司近日宣布，S2C公司的ASIC原型的硬件和軟件正式被炬力半導(dǎo)體公司采用在其芯片設(shè)計流程中。炬力使用S2C的Virtex-5 TAI Logic Module，一種基于FPGA的原型系統(tǒng)，以及TAI Player Pro軟件加速SoC設(shè)計創(chuàng)造，驗證及在
-
基于FPGA的改進型分組交織器的設(shè)計與實現(xiàn)
Turbo碼是由法國人Berrou于1993年提出的一種性能優(yōu)越的信道編碼方案[1]，其應(yīng)用已逐步推廣到衛(wèi)星通信、移動通信和計算機通信等領(lǐng)域。交織器作為Turbo碼編碼器中的重要組成部分，在Turbo碼的性能中起著至關(guān)重要
-
Altera Cyclone IV FPGA，助力低成本市場應(yīng)用
市場變化正在推動著高帶寬的進一步發(fā)展，尤其在消費類視頻顯示領(lǐng)域。一方面，新的技術(shù)不斷涌現(xiàn)，高清晰度視頻、3D立體視頻不僅需要更高的帶寬，同時，成本也變得更加敏感。在過去的兩年里，液晶電視，高清晰度液晶顯
-
Cyclone IV FPGA（Altera）
Altera拓展其成功的CycloneFPGA系列并延續(xù)其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢，于今天發(fā)布Cyclone IV FPGA新系列。在移動視頻、語音和數(shù)據(jù)訪問以及高質(zhì)量3D圖像對低成本帶寬需求的推動下，Cyclone IV FPGA系列增加了對主流串行協(xié)
-
炬力半導(dǎo)體正式采用S2C ASIC原型設(shè)計工具
關(guān)鍵字: 炬力半導(dǎo)體 S2C ASIC Virtex-5 TAI Logic Module S2C公司宣布， S2C公司的ASIC原型的硬件和軟件正式被炬力半導(dǎo)體公司采用在其芯片設(shè)計流程中。炬力使用S2C的Virtex-5 TAI Logic Module，一種基于FPGA的原
-
Cyclone IV FPGA（Altera）
Altera拓展其成功的CycloneFPGA系列并延續(xù)其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢，于今天發(fā)布Cyclone IV FPGA新系列。在移動視頻、語音和數(shù)據(jù)訪問以及高質(zhì)量3D圖像對低成本帶寬需求的推動下，Cyclone IV FPGA系列增加了對主流串行協(xié)
-
基于FPGA的多通道串行A/D轉(zhuǎn)換器的控制器設(shè)計
在低成本、多通道數(shù)據(jù)采集系統(tǒng)中，串行接口A／D轉(zhuǎn)換器得到了廣泛的應(yīng)用，但是通道的輪換以及串行數(shù)據(jù)的傳輸會降低數(shù)據(jù)采集的速度和CPU的工作效率。以ADS7844為例介紹基于FPGA和VHDI。語言的A／D控制器設(shè)計方法，并通過計算機時序仿真結(jié)果驗證了該控制器的正確性。該控制器具有輸入通道自動轉(zhuǎn)換、數(shù)據(jù)并行輸出等特點，提高了采集速度和CPU的工作效率。
-
ARM首席技術(shù)官：功耗問題下的“硅黑暗時代”（圖）
若沒有進一步創(chuàng)新，設(shè)計師們將有可能在2020年迎來“黑暗”的硅世紀(jì)。能耗無法支撐設(shè)計出的高密度芯片。ARM公司首席技術(shù)官Mike Muller在主要討論FPGA和上網(wǎng)本未來的ARM年度技術(shù)大會上這么警告說。 他在演講中說，10年
