FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

萊迪思超低密度iCE40 FPGA 功耗削減100倍

萊迪思半導(dǎo)體公司宣布推出新的超低密度iCE40™ FPGA，提供世界上最靈活的單芯片傳感器解決方案，使得新一代環(huán)境感知、超低功耗的移動設(shè)備成為現(xiàn)實(shí)。iCE40 FPGA系列新增加的器件使客戶能夠在一個(gè)更小的空間內(nèi)集成

電子設(shè)計(jì)自動化
2013-10-23

FPGA ICE 萊迪思器件
萊迪思iCE40：FPGA對ASIC/ASSP的機(jī)會可以更多

隨著電子系統(tǒng)在各領(lǐng)域應(yīng)用中的日益普及和增多，這些電子系統(tǒng)的復(fù)雜度和功能性也在不斷增強(qiáng)，智能手機(jī)就是一個(gè)典型的例子。隨之而來的我們看到半導(dǎo)體廠商的產(chǎn)品路徑上出現(xiàn)了一種現(xiàn)象，一方面作通用芯片的廠商在不斷提

電子設(shè)計(jì)自動化
2013-10-23

ASIC ASSP FPGA ICE
萊迪思：FPGA對ASIC/ASSP的機(jī)會可以更多

隨著電子系統(tǒng)在各領(lǐng)域應(yīng)用中的日益普及和增多，這些電子系統(tǒng)的復(fù)雜度和功能性也在不斷增強(qiáng)，智能手機(jī)就是一個(gè)典型的例子。隨之而來的我們看到半導(dǎo)體廠商的產(chǎn)品路徑上出現(xiàn)了一種現(xiàn)象，一方面作通用芯片的廠商在不斷提

消費(fèi)電子
2013-10-23

ASIC ASSP FPGA 萊迪思
最新FPGA所需求的電源IC

近年來，電子設(shè)備(應(yīng)用)的多樣化與高性能化以驚人的速度不斷發(fā)展?？梢哉f，這種趨勢使各產(chǎn)品的開發(fā)周期縮短，并給半導(dǎo)體技術(shù)帶來了巨大的發(fā)展空間。在這種背景下，被稱為FP

電源
2013-10-22

ROHM 電源IC PLUSMN FPGA
挾并購優(yōu)勢 Lattice強(qiáng)攻消費(fèi)性電子市場

近兩年來，F(xiàn)PGA產(chǎn)業(yè)相關(guān)的消息并不是太多，市場的目光大多還是聚焦在Xilinx與Altera兩大領(lǐng)導(dǎo)公司的身上，其他的FPGA業(yè)者的聲音就相對薄弱了許多。自 2011年Lattice(萊迪思半導(dǎo)體)并購了Silicon Blue后，雖然震撼了FP

電子設(shè)計(jì)自動化
2013-10-21

DRAM 電子市場 LATTICE FPGA
基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)

摘要：文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變增益運(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機(jī)交互的通道。為了滿足探傷

電子設(shè)計(jì)自動化
2013-10-18

系統(tǒng)設(shè)計(jì) BSP 超聲探傷系統(tǒng) FPGA
JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

21ic訊 Analog Devices, Inc. 全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，今天發(fā)布了一款基于FPGA的參考設(shè)計(jì) 及配套軟件和HDL代碼，該參考設(shè)計(jì)可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。該軟件為JESD204B

電子設(shè)計(jì)自動化
2013-10-17

高速設(shè)計(jì) JESD204B 調(diào)試軟件 FPGA
Altera面向OpenCL的SDK是FPGA業(yè)界首個(gè)實(shí)現(xiàn)Khronos標(biāo)準(zhǔn)

21ic訊 Altera公司今天宣布，其面向OpenCL的SDK通過OpenCL 1.0標(biāo)準(zhǔn)一致性測試，并被收錄在Khronos集團(tuán)OpenCL一致性產(chǎn)品名錄。Altera是唯一能夠提供FPGA最優(yōu)OpenCL解決方案的公司，支持軟件開發(fā)人員充分利用FPGA大規(guī)

電子設(shè)計(jì)自動化
2013-10-17

Altera SDK OS FPGA
基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)

引言無人機(jī)廣泛應(yīng)用于軍事偵察以及民用測繪等領(lǐng)域，其中的機(jī)載視頻圖像系統(tǒng)是機(jī)載電子系統(tǒng)中的重要環(huán)節(jié)之一。無人機(jī)在高空飛行中對地面景物攝像，所得圖像幀內(nèi)目標(biāo)像素小且

電源-LED驅(qū)動
2013-10-16

DSP 高清視頻視頻圖像系統(tǒng) FPGA
基于FPGA的通用位同步器設(shè)計(jì)方案（二）

2.2 模塊詳細(xì)設(shè)計(jì)2.2.1 內(nèi)插濾波器設(shè)計(jì)內(nèi)插濾波器是完成算法的核心，它根據(jù)內(nèi)插參數(shù)實(shí)時(shí)計(jì)算最佳判決點(diǎn)的內(nèi)插值，即：式中：mk 為內(nèi)插濾波器基點(diǎn)索引，決定輸入序列中哪些

數(shù)字電源
2013-10-14

同步器位同步 BSP FPGA
基于FPGA的通用位同步器設(shè)計(jì)方案（一）

本文提出了一種基于FPGA的通用位同步器設(shè)計(jì)方案。方案中的同步器是采用改進(jìn)后的Gardner算法結(jié)構(gòu)，其中，內(nèi)插濾波器采用系數(shù)實(shí)時(shí)計(jì)算的Farrow結(jié)構(gòu)，定時(shí)誤差檢測采用獨(dú)立于載波相位偏差的GA-TED算法，內(nèi)部控制器和環(huán)路濾波器的參數(shù)可由外部控制器設(shè)置，因而可以適應(yīng)較寬速率范圍內(nèi)的基帶碼元。

數(shù)字電源
2013-10-14

控制器同步器位同步 FPGA
降低從中間總線電壓直接為低電壓處理器和 FPGA 供電的風(fēng)險(xiǎn)

工業(yè)、航天和國防系統(tǒng)通常采用額定 24V~28V 的中間總線電壓，在這些系統(tǒng)中，串聯(lián)電池作為備用電源，但是，由于分配損耗，并不適合采用 12V 總線體系結(jié)構(gòu)。系統(tǒng)總線和數(shù)字處

電源
2013-10-10

總線供電低電壓 FPGA
萊迪思超低密度MachXO3 FPGA系列助力新興互連接口設(shè)計(jì)

萊迪思半導(dǎo)體公司日前宣布推出超低密度MachXO3™現(xiàn)場可編程門陣列(FPGA)系列，世界上最小、最低的每I/O成本的可編程平臺，旨在擴(kuò)大系統(tǒng)功能并且使用并行和串行I/O實(shí)現(xiàn)新興互連接口的橋接。配合先進(jìn)的小尺寸封裝

電子設(shè)計(jì)自動化
2013-10-09

接口設(shè)計(jì) MAC FPGA 萊迪思
學(xué)習(xí)FPGA的一些常見誤區(qū)解讀

1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因?yàn)樗麄冇X得這是無關(guān)緊要的。他們潛意識的認(rèn)為可編程嘛，肯定就是像寫軟件一樣啦。軟件編

電子設(shè)計(jì)自動化
2013-10-09

編碼數(shù)字邏輯 HDL語言 FPGA
Altera開始量售FPGA業(yè)界性能最高的SoC

Altera公司日前宣布，開始量售其Cyclone® V SoC芯片以及Arria® V SoC工程樣片。隨著處理器峰值時(shí)鐘頻率的提高——商用級Cyclone V SoC達(dá)到了925 MHz，汽車級達(dá)到了700 MHz，工業(yè)級Arria V SoC達(dá)到了1.05 GHz

消費(fèi)電子
2013-09-27

Altera SoC FPGA 器件
Altera開始量售FPGA業(yè)界性能最高的SoC

21ic訊 Altera公司日前宣布，開始量售其Cyclone® V SoC芯片以及Arria® V SoC工程樣片。隨著處理器峰值時(shí)鐘頻率的提高——商用級Cyclone V SoC達(dá)到了925 MHz，汽車級達(dá)到了700 MHz，工業(yè)級Arria V

電子設(shè)計(jì)自動化
2013-09-26

Altera SoC HZ FPGA
Altera開始量售FPGA業(yè)界性能最高的SoC

21ic訊 Altera公司今天宣布，開始量售其Cyclone® V SoC芯片以及Arria® V SoC工程樣片。隨著處理器峰值時(shí)鐘頻率的提高——商用級Cyclone V SoC達(dá)到了925 MHz，汽車級達(dá)到了700 MHz，工業(yè)級Arria V

電子設(shè)計(jì)自動化
2013-09-26

Altera SoC HZ FPGA
FPGA學(xué)習(xí)的一些誤區(qū)匯總整理

1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因?yàn)樗麄冇X得這是無關(guān)緊要的。他們潛意識的認(rèn)為可編程嘛，肯定就是像寫軟件一樣啦。軟件編

電子設(shè)計(jì)自動化
2013-09-26

編碼數(shù)字邏輯 HDL語言 FPGA
萊迪思發(fā)布MachXO3 FPGA系列

21ic訊萊迪思半導(dǎo)體公司日前宣布推出超低密度MachXO3™現(xiàn)場可編程門陣列(FPGA)系列，世界上最小、最低的每I/O成本的可編程平臺，旨在擴(kuò)大系統(tǒng)功能并且使用并行和串行I/O實(shí)現(xiàn)新興互連接口的橋接。配合先進(jìn)的小尺

電子設(shè)計(jì)自動化
2013-09-25

MAC MIDDOT FPGA 萊迪思
組合出擊賽靈思轉(zhuǎn)型Smarter Solution供應(yīng)商

楊飛賽靈思公司亞太區(qū)銷售與市場副總裁隨著FPGA步入28nm行列，不僅加速取代ASIC和ASSP，而且通過更多的集成與融合，打通了系統(tǒng)的“關(guān)節(jié)”。FPGA巨頭賽靈思(Xilinx)的All Programmable FPGA、3D IC和SoC在2

21ic專訪
2013-09-24

賽靈思 SOLUTION SMARTER FPGA

首頁上一頁 148 149 150 151 152 153 154 155 156 157 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

萊迪思超低密度iCE40 FPGA 功耗削減100倍

萊迪思iCE40：FPGA對ASIC/ASSP的機(jī)會可以更多

萊迪思：FPGA對ASIC/ASSP的機(jī)會可以更多

最新FPGA所需求的電源IC

挾并購優(yōu)勢 Lattice強(qiáng)攻消費(fèi)性電子市場

基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

Altera面向OpenCL的SDK是FPGA業(yè)界首個(gè)實(shí)現(xiàn)Khronos標(biāo)準(zhǔn)

基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)

基于FPGA的通用位同步器設(shè)計(jì)方案（二）

基于FPGA的通用位同步器設(shè)計(jì)方案（一）

降低從中間總線電壓直接為低電壓處理器和 FPGA 供電的風(fēng)險(xiǎn)

萊迪思超低密度MachXO3 FPGA系列助力新興互連接口設(shè)計(jì)

學(xué)習(xí)FPGA的一些常見誤區(qū)解讀

Altera開始量售FPGA業(yè)界性能最高的SoC

Altera開始量售FPGA業(yè)界性能最高的SoC

Altera開始量售FPGA業(yè)界性能最高的SoC

FPGA學(xué)習(xí)的一些誤區(qū)匯總整理

萊迪思發(fā)布MachXO3 FPGA系列

組合出擊賽靈思轉(zhuǎn)型Smarter Solution供應(yīng)商

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻