如圖為密碼鎖輸入電路的仿真結(jié)果圖,圖中的輸出信號(hào)CLK_SCAN,C_DEBOUNCE是為便于仿真時(shí)觀察中間結(jié)果而增加的觀測(cè)點(diǎn)的輸出,調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。 如圖 密碼鎖輸入電路仿真結(jié)果圖 為便于觀測(cè)有關(guān)結(jié)果
如圖1、如圖2分別是兩個(gè)密碼鎖控制電路仿真結(jié)果圖。其中如圖1的仿真過程為先輸入上鎖密碼“1234”,再按下上鎖鍵激活電鎖,接著輸入萬能解鎖密碼“8888”,最后按下解鎖鍵解鎖。如圖2的仿真過程為先輸入上鎖密碼"12
狀態(tài)控制器KZQ的功能是控制微波爐工作過程中的狀態(tài)轉(zhuǎn)換,并發(fā)出有關(guān)控制信息,因此我們可用-個(gè)狀態(tài)機(jī)來實(shí)現(xiàn)它。經(jīng)過對(duì)微波爐工作過程中的狀態(tài)轉(zhuǎn)換條件及輸出信號(hào)進(jìn)行分析,我們可得到其狀態(tài)轉(zhuǎn)換圖如圖1所示,其輸入
ZZQ的輸入、輸出端口如圖所示,根據(jù)其應(yīng)完成的邏輯功能,它本質(zhì)上就是一個(gè)三選一數(shù)據(jù)選擇器。本設(shè)計(jì)采用一個(gè)進(jìn)程來完成,但由于三個(gè)被選擇的數(shù)據(jù)只有一個(gè)來自輸入端口,因此另兩個(gè)被選擇的數(shù)據(jù)則通過在進(jìn)程的說明部分
烹調(diào)計(jì)時(shí)器JSQ為減數(shù)計(jì)數(shù)器,其最大計(jì)時(shí)時(shí)間為59∶59。因此我們可用兩個(gè)減計(jì)數(shù)十進(jìn)制計(jì)數(shù)器DCNT10和兩個(gè)減計(jì)數(shù)六進(jìn)制計(jì)數(shù)器DCNT6級(jí)聯(lián)構(gòu)成。JSQ的內(nèi)部組成原理如圖所示。 如圖 JSQ的內(nèi)部組成原理圖來源:ks991次
本顯示譯碼器YMQ47不但要對(duì)數(shù)字0~9進(jìn)行顯示譯碼,還要對(duì)字母d、o、n、E進(jìn)行顯示譯碼,其譯碼對(duì)照表如表所示。 如表 YMQ47的譯碼對(duì)照表 來源:ks990次
數(shù)據(jù)裝載器ZZQ的VHDL源程序 來源:ks990次
烹調(diào)計(jì)時(shí)器JSQ的VHDL源程序 來源:ks990次
顯示譯碼器YMQ47的VHDL源程序 來源:ks990次
45 s定時(shí)單元的VHDL源程序 來源:ks990次
5 s定時(shí)單元的VHDL源程序 來源:ks990次
25 s定時(shí)單元的VHDL源程序 來源:ks990次
顯示控制單元的VHDL源程序 來源:ks990次
EDA中的顯示譯碼器的VHDL源程序 來源:ks990次
根據(jù)系統(tǒng)的設(shè)計(jì)要求,綜合計(jì)時(shí)電路可分為計(jì)秒電路、計(jì)分電路、計(jì)時(shí)電路、計(jì)星期電路、計(jì)日電路、計(jì)月電路、計(jì)年電路等7個(gè)子模塊,這7個(gè)子模塊必須都具有預(yù)置、計(jì)數(shù)和進(jìn)位功能,設(shè)計(jì)思想如下: (1)計(jì)秒電路:以直接
設(shè)計(jì)一個(gè)綜合性的計(jì)時(shí)系統(tǒng),要求能實(shí)現(xiàn)年、月、日、時(shí)、分、秒及星期的計(jì)數(shù)等綜合計(jì)時(shí)功能,同時(shí)將計(jì)時(shí)結(jié)果通過15個(gè)七段數(shù)碼管顯示,并且可通過兩個(gè)設(shè)置鍵,對(duì)計(jì)時(shí)系統(tǒng)的有關(guān)參數(shù)進(jìn)行調(diào)整。具體系統(tǒng)功能面板如圖所示
本設(shè)計(jì)顯示需要使用的是15個(gè)七段顯示數(shù)碼管。在計(jì)時(shí)結(jié)果顯示電路中,七段數(shù)碼管顯示部分是一個(gè)不容忽視的環(huán)節(jié),如若處理不得當(dāng),可能引起系統(tǒng)功率過大,產(chǎn)生散熱問題,嚴(yán)重時(shí)甚至?xí)?dǎo)致系統(tǒng)的燒毀。為了解決好以上問
對(duì)于系統(tǒng)中的時(shí)間調(diào)整電路,擬通過模式和調(diào)整兩個(gè)外部按鍵完成。模式鍵負(fù)責(zé)切換正常時(shí)間計(jì)數(shù)模式和時(shí)間調(diào)整模式,調(diào)整模式切換順序如圖1所示。調(diào)整鍵負(fù)責(zé)在時(shí)間調(diào) 整模式之下,對(duì)當(dāng)前模式的計(jì)時(shí)結(jié)果進(jìn)行調(diào)整。 在模式
CONT60計(jì)時(shí)電路的VHDL源程序 來源:ks990次
CONT3O計(jì)時(shí)電路的VHDL源程序 來源:ks990次