-
東芝用Synopsys IC Compiler設計90nm SoC
美國Synopsys宣布，東芝使用該公司自動布局設計工具“IC Compiler”開發(fā)的數(shù)字家庭網絡無線通信SoC已經送廠生產（新聞發(fā)布）。關于這一應用案例，東芝已經在Synopsys于43rd Design Automation Conference（DAC 2006）
-
SYNOPSYS新一代實體設計解決方案
-
Synopsys為中芯國際先進工藝開發(fā)參考流程
-
Cadence綜合技術提供新的方法來實現(xiàn)低功耗
Cadence設計系統(tǒng)公司今天發(fā)布了專為Cadence Encounter RTL Compiler綜合技術實現(xiàn)新的低功耗能力，可提升芯片質量（QoS）。Encounter RTL Compiler現(xiàn)在通過將多目標全局優(yōu)化擴展到動態(tài)及泄漏功耗優(yōu)化，以一種全新的方
zfmcs51
gaohq
yanyuroom
han686090
bsxgy
452329546
lhb_ustsd
天地摩登恒
奪命耂司機
sunrisechip
qq3453539242
lmlj0502
snowsword
mcu430
Testtof
xscc
lingcoln
wangyin2111
heg77
kslwzzl
