東芝用Synopsys IC Compiler設(shè)計(jì)90nm SoC

時(shí)間：2006-09-02 09:53:34

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]美國(guó)Synopsys宣布，東芝使用該公司自動(dòng)布局設(shè)計(jì)工具“IC Compiler”開發(fā)的數(shù)字家庭網(wǎng)絡(luò)無線通信SoC已經(jīng)送廠生產(chǎn)（新聞發(fā)布）。關(guān)于這一應(yīng)用案例，東芝已經(jīng)在Synopsys于43rd Design Automation Conference（DAC 2006）

美國(guó)Synopsys宣布，東芝使用該公司自動(dòng)布局設(shè)計(jì)工具“IC Compiler”開發(fā)的數(shù)字家庭網(wǎng)絡(luò)無線通信SoC已經(jīng)送廠生產(chǎn)（新聞發(fā)布）。關(guān)于這一應(yīng)用案例，東芝已經(jīng)在Synopsys于43rd Design Automation Conference（DAC 2006）上舉辦的“IC Compiler用戶論壇”上做過報(bào)告。

這一SoC就是90nm工藝制造的“TC90515XBG”，配備2個(gè)該公司的可重構(gòu)處理器內(nèi)核“MeP”。相當(dāng)于“TC90505XBG”的后續(xù)型號(hào)，性能更高。

此次的SoC具有200MHz和80MHz共2個(gè)工作模式以及3個(gè)測(cè)試模式。這些模式的同時(shí)優(yōu)化可使用IC Compiler來完成。通過使用IC Compiler，使得東芝在保持時(shí)間的修正和過剩設(shè)計(jì)余量的削減兩方面均獲得了很大進(jìn)展。同時(shí)還成功地減小了芯片的漏電電流。比如將高Vth單元的利用率提高到了82％。另外，電源Grid的IR Drop的最小值為25mV。

在新聞發(fā)布中，東芝的古山透（半導(dǎo)體產(chǎn)品公司半導(dǎo)體研究開發(fā)中心主任）和吉森崇（半導(dǎo)體公司設(shè)計(jì)技術(shù)總監(jiān)）做了介紹?！巴ㄟ^使用IC Compiler和Galaxy設(shè)計(jì)平臺(tái)，大大縮短了開發(fā)周期。使用IC Compiler之后，各設(shè)計(jì)工序中使用的庫和限制條件只需一種即可，各工序可一個(gè)使用環(huán)境下執(zhí)行。IC Compiler的執(zhí)行結(jié)果與基于PrimeTime SI的SignOff解析結(jié)果間的相關(guān)性很高，對(duì)設(shè)計(jì)的進(jìn)程做出了貢獻(xiàn)”（吉森）。

另外，東芝在此次的SoC開發(fā)中還使用了Synopsys的DFT工具“DFT Compiler MAX”。通過使用該工具的適應(yīng)性掃描技術(shù)，縮短了芯片的測(cè)試時(shí)間，同時(shí)還削減了開發(fā)成本。