-
Cadence擴(kuò)大與臺積電合作 推進(jìn)28奈米
益華(Cadence)拓展與臺積電合作范圍，宣布支持臺積電模擬／混合訊號(Analog/Mixed-Signal)設(shè)計參考流程1.0版，以實現(xiàn)28奈米制程技術(shù)。另一方面，TLM(Transaction-Level Modeling)導(dǎo)向設(shè)計與驗證、3D IC設(shè)計實現(xiàn)以及整
-
華潤上華在北京舉辦工藝技術(shù)培訓(xùn)
華潤上華科技有限公司(“華潤上華”)主辦、北京集成電路設(shè)計園協(xié)辦的“2010 CSMC 工藝培訓(xùn)(北京)”在北京舉行，有百余位主要來自北京的IC設(shè)計公司、大學(xué)、研究所的IC 設(shè)計人員和業(yè)務(wù)主管繞有興趣
-
Cadence PCB設(shè)計仿真技術(shù)
Cadence PCB設(shè)計仿真技術(shù)提供了一個全功能的模擬仿真器，并支持?jǐn)?shù)字元件幫助解決幾乎所有的設(shè)計挑戰(zhàn)，從高頻系統(tǒng)到低功耗IC設(shè)計，這個強(qiáng)大的仿真引擎可以容易地同各個Cadence PCB原理圖輸入工具結(jié)合，加速了上市時間
-
Cadence使用最新開放型綜合平臺加快SoC實現(xiàn)，降低成本
Cadence設(shè)計系統(tǒng)公司今天發(fā)布Cadence Open Integration Platform，該平臺能夠顯著降低SoC開發(fā)成本，提高質(zhì)量并加快生產(chǎn)進(jìn)度。Cadence Open Integration Platform是支持其新一代應(yīng)用驅(qū)動式開發(fā)的EDA360愿景的一個關(guān)鍵
-
Cadence PCB設(shè)計仿真技術(shù)
Cadence PCB設(shè)計仿真技術(shù)提供了一個全功能的模擬仿真器，并支持?jǐn)?shù)字元件幫助解決幾乎所有的設(shè)計挑戰(zhàn)，從高頻系統(tǒng)到低功耗IC設(shè)計，這個強(qiáng)大的仿真引擎可以容易地同各個Cadence PCB原理圖輸入工具結(jié)合，加速了上市時間
-
Cadence擴(kuò)大在TSMC整合式簽核標(biāo)準(zhǔn)作業(yè)流程中的工具支持
全球電子設(shè)計創(chuàng)新領(lǐng)導(dǎo)商益華計算機(jī) (Cadence)宣布，擴(kuò)大在臺積電(TSMC)65奈米整合式簽核(signoff)標(biāo)準(zhǔn)作業(yè)(Integrated Signoff Flow)中的工具支持，導(dǎo)入RTL Compiler、EDI System、QRC Extraction與Encounter Timing
-
海思與Cadence在高級無線及網(wǎng)絡(luò)芯片設(shè)計方面加強(qiáng)合作
Cadence設(shè)計系統(tǒng)公司近日宣布海思半導(dǎo)體有限公司已在其高級無線與網(wǎng)絡(luò)芯片設(shè)計方面與Cadence加強(qiáng)合作。海思已經(jīng)將其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制設(shè)計技術(shù)
-
海思半導(dǎo)體與Cadence在高級無線及網(wǎng)絡(luò)芯片設(shè)計方面加強(qiáng)合作
Cadence設(shè)計系統(tǒng)公司近日宣布海思半導(dǎo)體有限公司已在其高級無線與網(wǎng)絡(luò)芯片設(shè)計方面與Cadence加強(qiáng)合作。海思已經(jīng)將其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制設(shè)計技術(shù)
-
海思半導(dǎo)體采用CADENCE混合信號和低功耗技術(shù)
CADENCE設(shè)計系統(tǒng)公司宣布海思半導(dǎo)體有限公司已在其高級無線與網(wǎng)絡(luò)芯片設(shè)計方面與Cadence加強(qiáng)合作。海思已經(jīng)將其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制設(shè)計技術(shù)擴(kuò)
-
全新評估平臺Cadence OrCAD PSpice（ST）
意法半導(dǎo)體宣布成功開發(fā)一個新的評估平臺，客戶可以仿真意法半導(dǎo)體先進(jìn)的模擬和功率芯片。Cadence® OrCAD®, PSpice®是一項穩(wěn)健且廣泛使用的軟件仿真技術(shù)，新的芯片評估平臺采用此項技術(shù)對意法半導(dǎo)體的模
-
芯邦采用Cadence Incisive Xtreme III系統(tǒng)提升SoC驗證實效
全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布，位于中國深圳的、無晶圓廠集成電路設(shè)計領(lǐng)先企業(yè)芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系統(tǒng)來加速其RTL設(shè)計流程，并為下一代數(shù)字消費和網(wǎng)絡(luò)芯
-
中芯國際和Cadence共同推出用于65納米的低功耗解決方案Reference Flow 4.0
全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（NASDAQ: CDNS）今天宣布推出一款全面的低功耗設(shè)計流程，面向基于中芯國際集成電路制造有限公司（中芯國際”,紐約證交所股份代號：SMI；香港聯(lián)合交易所股票代碼: 0981.
-
中芯國際與Cadence共推65納米低功耗解決方案
電子設(shè)計企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布推出一款全面的低功耗設(shè)計流程，面向基于中芯國際65納米工藝的設(shè)計工程師。該流程以Cadence低功耗解決方案為基礎(chǔ)，通過使用一個單一、全面的設(shè)計平臺，可以更加快速地實現(xiàn)尖
-
中芯國際采用Cadence DFM解決方案
Cadence 設(shè)計系統(tǒng)公司日前宣布，中芯國際集成電路制造有限公司（以下簡稱“中芯國際”）采用了 Cadence(R) Litho Physical Analyzer 與 Cadence Litho Electrical Analyzer，從而能夠更準(zhǔn)確地預(yù)測壓力和光刻差異對65
-
中芯國際在65/45nm制程中采用Cadence的DFM方案
中芯國際將采用Cadence Design Systems公司的“Litho Physical Analyzer”和“Litho Electrical Analyzer”作為65nm和45nm制程的設(shè)計工具。這兩款工具可更好地模擬光刻工藝對器件制造的影響。SMIC is to adopt Caden
-
中芯國際采用 Cadence DFM解決方案
今天宣布，中芯國際集成電路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 與 Cadence Litho Electrical Analyzer，從而能夠更準(zhǔn)確地預(yù)測壓力和光刻差異對65和45納米半導(dǎo)體設(shè)計性能的影響。Cadence Litho
