FPGA廠商萊迪思：物聯(lián)網(wǎng)太碎片化，開發(fā)AI芯片成本太高

“如果真的找到足夠的量開一個ASIC(專用定制芯片)，那的確是好方案，可是問題是物聯(lián)網(wǎng)真的太廣、太碎片化了，開一個芯片費用很高。”在被問到如何看待目前遍地開花的AI芯片時，F(xiàn)PGA廠商萊迪思(Lattice)亞太區(qū)事業(yè)發(fā)展總監(jiān)陳英仁這樣回應。

ASIC穩(wěn)定成長！聯(lián)發(fā)科3月營收反彈近6成

手機IC設(shè)計廠聯(lián)發(fā)科技3月營收回穩(wěn)，較2月大幅成長57.6%，達223.19億元新臺幣(單位下同)，年增10.98%;累計首季營收527.22億元，較去年同期增加6.18%，符合執(zhí)行長蔡力行先前的第1季財務(wù)預測。

別搞錯了！FPGA的對手不是ASIC

如果說CPU、GPU屬于封閉式的芯片的話，那么FPGA的獨具的可編程性就使得其芯片是開放的，而ASIC雖然表面上看是開放的，但是從本質(zhì)上來說，在芯片定型之后，是無法進行更改的，是“半開放”的。

ASIC后端設(shè)計中的時鐘樹綜合

　　0 引言　　在大規(guī)模高性能的ASIC設(shè)計中，對時鐘偏移(Clock Skew)的要求越來越嚴格，時鐘偏移是限制系統(tǒng)時鐘頻率的主要因素。而時鐘樹綜合又是減小時鐘偏移的有效途徑，

系統(tǒng)設(shè)計調(diào)查：ASIC重點

Mentor ---ASIC /SOC 設(shè)計工具介紹

Waves Audio推出第二代MX3000CS ASIC

Waves推出的第二代MaxxBass可改進音頻質(zhì)量，輸入動態(tài)范圍和信噪比(SNR)比現(xiàn)在的MaxxBass改進了6dB。它還增加了噪聲門，可改進無聲狀態(tài)下的SNR。 還增加了一些I²C支持的

SYNPLICITY推出面向ASIC設(shè)計綜合引擎DSP ASIC版軟件

三維視頻深度圖像處理及其ASIC實現(xiàn)

茂綸推出Altera StratixII系列ASIC Pro...

一種基于ASIC的高速異步FIFO設(shè)計

基于Astro工具的ASIC時序分析

USB2.0 SIE 的 ASIC 設(shè)計與實現(xiàn)

便攜消費市場FPGA正部分取代ASIC

跨越鴻溝：同步世界中的異步信號

只有最初級的邏輯電路才使用單一的時鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應用都有與生俱來的挑戰(zhàn)，即跨越多個時鐘域的數(shù)據(jù)移動，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、

格芯宣布成立全資子公司Avera Semi，為各種應用提供定制ASIC解決方案

格芯今日宣布成立全資子公司Avera Semiconductor LLC，致力于為各種應用提供定制芯片解決方案。Avera Semi將充分利用與格芯的深厚聯(lián)系，提供14/12nm以及更成熟技術(shù)的ASIC產(chǎn)品，同時為客戶提供7nm及以下的新能力和替代代工工藝。

VHDL密碼控制系統(tǒng)的設(shè)計和仿真

1 引言 隨著電子技術(shù)和ASIC|0">ASIC技術(shù)的發(fā)展．數(shù)字系統(tǒng)設(shè)計向速度快、容量大、體積小、重量輕的趨勢發(fā)展。目前數(shù)字系統(tǒng)設(shè)計可直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計和實現(xiàn)

集成方式用于解決混合信號半導體的挑戰(zhàn)

由于汽車與工業(yè)應用中的電子器件顯著增多，因此在持續(xù)快速增長的中國電子工業(yè)中，汽車與工業(yè)市場仍然扮演著重要角色?！　≈档米⒁獾氖?，在電子設(shè)計方面，汽車與工業(yè)領(lǐng)域之間的共同要求越來越多。例如，由于傳感器數(shù)

軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略探討

ASIC、FPGA和DSP的應用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢，使設(shè)計人員必須在軟件無線電結(jié)構(gòu)設(shè)計中重新考慮器件選擇策略問題。本文從可編程性、集成度、開發(fā)周期、性能和功率五個方面論述了選擇。