-
基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設計
在ARM微處理器中移入嵌入式實時操作系統(tǒng)μC/OS-II，使系統(tǒng)的穩(wěn)定性、實時性得到保證，實時操作系統(tǒng)將應用分解成多任務，簡化了應用系統(tǒng)軟件的設計；采用CPLD器件集成了電路的全部控制功能，擺脫了單純用由微控制器為核心的數(shù)據(jù)采集系統(tǒng)時的速度瓶頸，極大提高了數(shù)據(jù)采集速度。整個系統(tǒng)具有速度高、實時性好、抗干擾能力強、性價比高等特點。
-
采用FPGA的高速數(shù)據(jù)采集系統(tǒng)
文介紹了一種應用于高速數(shù)據(jù)采集的數(shù)字系統(tǒng)，該系統(tǒng)由高速模數(shù)轉換器FPGA，SDRAM(synchronous dynamicrandomaecess mereory)組成。該系統(tǒng)獨立于處理器之外，給處理器預留了總線接口。任何的處理器只要把總線接口連接到此系統(tǒng)上，均可操作。與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比，減少了處理器的控制，而且處理器的處理速度已不再影響系統(tǒng)的性能，提高了速度和效率，具有通用性。本文對高速模數(shù)轉換器與FPGA的接口實現(xiàn)做了詳細的描述，對如何把模數(shù)轉換器的數(shù)據(jù)流進行緩沖做了介紹。并對如何在FPGA中構建SOPC(systerm on programmable chip)系統(tǒng)以及如何利用SOPC實現(xiàn)SDRAM的控制與存儲進行了說明。經測試，本系統(tǒng)的數(shù)據(jù)采集的實時速度最高可達到250 MB／s，適用于大部分的高速數(shù)據(jù)采集場合。
-
采用FPGA的高速數(shù)據(jù)采集系統(tǒng)
采用FPGA的高速數(shù)據(jù)采集系統(tǒng)
-
基于ARM9的高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
摘要：隨著雷達、通信、遙測、遙感等技術應用領域的不斷擴展，人們對數(shù)據(jù)采集系統(tǒng)的采集精度、采集速度、存儲量等 都提出了更高的要求。針對當前數(shù)據(jù)采集系統(tǒng)的缺點，提出了基于ARM9的數(shù)據(jù)采集系統(tǒng)的設計。詳細論述
-
輸電線路行波故障定位中高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
摘 要：為了用單片機實現(xiàn)對變化速度極快、變化過程極短的高速瞬態(tài)行波信號進行采樣，研究了一種以DS80C320單片機為控制器。結合適當?shù)耐鈬娐泛秃侠淼目刂七壿嫎嫵傻母咚偻綌?shù)據(jù)采集系統(tǒng)。闡述了快速尋址的方
-
基于Windows98平臺開發(fā)DMA高速數(shù)據(jù)采集系統(tǒng)
直接存儲器存取方式不僅具有高速度、高效率的特點,而且CPU資源占用少,因此在需要高速、批量交換數(shù)據(jù)的場合得到了廣泛的應用。在DOS下編寫DMA控制程序并不難,但要編制出精美實用的界面則是一件非常繁瑣的工作,而且效果
-
基于USB2.0與FPGA技術的高速數(shù)據(jù)采集系統(tǒng)的設計
基于USB2.0與FPGA技術的高速數(shù)據(jù)采集系統(tǒng)的設計
-
高速數(shù)據(jù)采集系統(tǒng)中的存儲與傳輸控制邏輯設計
基于FPGA的多片RAM實現(xiàn)高速數(shù)據(jù)的存儲和傳輸?shù)姆桨福糜?GS／s數(shù)據(jù)采集系統(tǒng)中．可以保證采集數(shù)據(jù)的可靠穩(wěn)定存儲.
-
基于ATmegal28控制器和CH375接口的高速數(shù)據(jù)采集系統(tǒng)
介紹了一種基于USB接口的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)。該系統(tǒng)采用AVR單片機ATmegal28作為主控制器，通過基于CH375的USB接口實現(xiàn)數(shù)據(jù)傳輸。
-
B型超聲射頻信號高速數(shù)據(jù)采集系統(tǒng)設計
醫(yī)學超聲成像是利用超聲波通過人體各組織時所反映的聲學特征的差異來區(qū)分不同組織,并以圖像的形式顯示出臟器的界面和組織內部的細微結構。
-
B型超聲射頻信號高速數(shù)據(jù)采集系統(tǒng)設計
醫(yī)學超聲成像是利用超聲波通過人體各組織時所反映的聲學特征的差異來區(qū)分不同組織,并以圖像的形式顯示出臟器的界面和組織內部的細微結構。
