-
基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計
1 引言 數(shù)據(jù)采集系統(tǒng)是通信與信息技術領域中重要的功能模塊，應用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機或中規(guī)模數(shù)字電路為核心，其模數(shù)轉換器(A／D轉換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
-
基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)
基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)
-
基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)
基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)
-
基于DSP的高速數(shù)據(jù)采集系統(tǒng)設計方案
摘要：設計了一種高速數(shù)據(jù)采集系統(tǒng)，采用TMS320F2812 型號的DSP 和MAX1308 型號的AD 轉換器完成對8 路同步信號的采集，通過USB 接口芯片CH372 將采集到的數(shù)據(jù)實時傳輸給計算機，計算機對整個數(shù)據(jù)采集過程進行控制并顯
-
基于DSP的高速數(shù)據(jù)采集系統(tǒng)設計方案
基于DSP的高速數(shù)據(jù)采集系統(tǒng)設計方案
-
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)
為了提高數(shù)據(jù)采集卡的速度，同時降低成本，設計一種并行數(shù)據(jù)采集系統(tǒng)，要求并行采集速度大于10 Mb／s。整個系統(tǒng)由AVR與CPLD控制實現(xiàn)，通過MAXl308完成模數(shù)轉換，并設計搭建了其外圍電路。采用12路數(shù)據(jù)存儲模式存儲高速采集的數(shù)據(jù)。實驗依據(jù)存儲要求搭建硬件電路并調試，示波器顯示的波形結果8組脈沖序列完全對齊，沒有出現(xiàn)時序混亂，同時并行處理過程中不相互影響，實現(xiàn)了低成本高速多路采集的設計要求。
-
基于LabVIEW的USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設計
引言 在日常的測試測量中，經(jīng)常使用數(shù)據(jù)采集卡采集數(shù)據(jù)。但是很多數(shù)據(jù)采集卡往往通過PCI總線完成數(shù)據(jù)的傳輸，它有諸多弊端，例如操作不便，受限于計算機插槽數(shù)量和中斷資源，現(xiàn)場信號對計算機安全有威脅，計算機
-
基于LABVIEW的USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設計
引言 在日常的測試測量中，經(jīng)常使用數(shù)據(jù)采集卡采集數(shù)據(jù)。但是很多數(shù)據(jù)采集卡往往通過PCI總線完成數(shù)據(jù)的傳輸，它有諸多弊端，例如操作不便，受限于計算機插槽數(shù)量和中斷資源，現(xiàn)場信號對計算機安全有威脅，計算機
-
基于增強并行口EPP的便攜式高速數(shù)據(jù)采集系統(tǒng)
基于增強并行口EPP的便攜式高速數(shù)據(jù)采集系統(tǒng)
-
基于SOPC的高速數(shù)據(jù)采集系統(tǒng)的分析與設計
本文介紹了一種基于SOPC和USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)及其虛擬儀器的設計方法。實驗表明，基于本設計的高速數(shù)據(jù)采集系統(tǒng)具有抗干擾、可靠性高、失碼率低等優(yōu)點。
-
基于SOPC的高速數(shù)據(jù)采集系統(tǒng)的分析與設計
本文介紹了一種基于SOPC和USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)及其虛擬儀器的設計方法。實驗表明，基于本設計的高速數(shù)據(jù)采集系統(tǒng)具有抗干擾、可靠性高、失碼率低等優(yōu)點。
-
基于SOPC的高速數(shù)據(jù)采集系統(tǒng)的分析與設計
基于SOPC的高速數(shù)據(jù)采集系統(tǒng)的分析與設計
-
基于TMS320C6713和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計
1 引言 數(shù)據(jù)采集系統(tǒng)是通信與信息技術領域中重要的功能模塊，應用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機或中規(guī)模數(shù)字電路為核心，其模數(shù)轉換器(A／D轉換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高
-
基于TMS320C6713和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計
基于TMS320C6713和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計
-
基于FPGA和USB2．0的高速數(shù)據(jù)采集系統(tǒng)
USB是近年來在計算機領域日益流行的一種總線形式。在數(shù)據(jù)采集領域，基于FPGA和USB2．0的數(shù)據(jù)采集系統(tǒng)不但具有速度快、易擴展等特點，而且憑借即插即用的功能，適用于更廣泛的應用場合。本文介紹了數(shù)據(jù)采集與傳輸系統(tǒng)的工作原理。硬件部分，給出了各模塊的內部結構設計，以及FPGA內部各個功能模塊的設計思路和具體實現(xiàn)過程；軟件部分，給出了系統(tǒng)的軟件結構，以及固件程序流程。
-
基于CPLD／FPGA高速數(shù)據(jù)采集系統(tǒng)的設計
針對傳統(tǒng)數(shù)據(jù)采集與處理系統(tǒng)存在運算能力差，擴展難度大等缺點，采用CPLD／FPGA可編程邏輯器件、ARM32位嵌入式微處理器、FIFO存儲器、USB接口設計多功能的高速數(shù)據(jù)采集系統(tǒng)，并設計出系統(tǒng)硬件結構和軟件流程。該系統(tǒng)可實現(xiàn)對各種模擬信號的數(shù)據(jù)采集和處理，實用性強，可靠性高，編程靈活，數(shù)據(jù)采集和傳輸速度快，具有很好的應用和發(fā)展前景。
-
基于窄脈沖反射儀的高速數(shù)據(jù)采集系統(tǒng)的設計
摘要：簡單介紹了窄脈沖反射儀測試電纜故障的基本原理，分析了其脈沖的特點和處理要求，設計了單路低速多次數(shù)據(jù)采集系統(tǒng)，給出了系統(tǒng)原理框圖，并對其邏輯控制部分做了詳細闡述。通過仿真分析，證明該系統(tǒng)方案切實可
-
基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設計
在ARM微處理器中移入嵌入式實時操作系統(tǒng)μC/OS-II，使系統(tǒng)的穩(wěn)定性、實時性得到保證，實時操作系統(tǒng)將應用分解成多任務，簡化了應用系統(tǒng)軟件的設計；采用CPLD器件集成了電路的全部控制功能，擺脫了單純用由微控制器為核心的數(shù)據(jù)采集系統(tǒng)時的速度瓶頸，極大提高了數(shù)據(jù)采集速度。整個系統(tǒng)具有速度高、實時性好、抗干擾能力強、性價比高等特點。
-
基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設計
在ARM微處理器中移入嵌入式實時操作系統(tǒng)μC/OS-II，使系統(tǒng)的穩(wěn)定性、實時性得到保證，實時操作系統(tǒng)將應用分解成多任務，簡化了應用系統(tǒng)軟件的設計；采用CPLD器件集成了電路的全部控制功能，擺脫了單純用由微控制器為核心的數(shù)據(jù)采集系統(tǒng)時的速度瓶頸，極大提高了數(shù)據(jù)采集速度。整個系統(tǒng)具有速度高、實時性好、抗干擾能力強、性價比高等特點。
