-
測試3G手機的DigRF技術(shù)
DigRF準備替換RF與基帶半導體器件之間的兩種主要形式的數(shù)據(jù)通信路徑：模擬信令，以及針對具體設計的私有數(shù)字信令（并行或串行）。MIPI（移動業(yè)處理器接口）聯(lián)盟正在致力于采用DigRF（數(shù)字射頻）標準，用一種基于
-
測試3G手機的DigRF技術(shù)
DigRF準備替換RF與基帶半導體器件之間的兩種主要形式的數(shù)據(jù)通信路徑：模擬信令，以及針對具體設計的私有數(shù)字信令（并行或串行）。MIPI（移動業(yè)處理器接口）聯(lián)盟正在致力于采用DigRF（數(shù)字射頻）標準，用一種基于
-
環(huán)形時序發(fā)生器
620)this.width=620;\" border=\"0\" />
-
成功解決FPGA設計時序問題的三大要點
FPGA的設計與高速接口技術(shù)可以幫助你滿足今天的市場要求，但也提出了一些有趣的設計挑戰(zhàn)。為了確保存儲器接口的數(shù)據(jù)傳輸準確，在超過200兆赫茲以上，進行時序分析將發(fā)揮更突出的作用，以識別和解決系統(tǒng)運行的問題。在
-
8位液晶譯碼驅(qū)動MAX7232BF的原理及應用
MAX7232BF為串行輸入4位數(shù)據(jù)、2位小數(shù)點和4位地址；輸出為10位數(shù)據(jù)加20個獨立小數(shù)點，數(shù)據(jù)輸出代碼為BCD碼，每一位的2個小數(shù)點都在COM3上?？梢灾苯优c微處理器連接。 1 管腳結(jié)構(gòu)及說明 MAX7232BF具有雙列直插
-
行間轉(zhuǎn)移型面陣CCD圖像采集系統(tǒng)的研究
0 引言 電荷耦合器件(charge coupled devices CCD)作為一種高性能的光電圖像傳感器，具有光譜響應寬、線性好、動態(tài)范圍寬、噪聲低、靈敏度高、實時傳輸和電荷掃描等多方面優(yōu)點，目前已廣泛應用于圖像傳感和非接
-
65納米高性能網(wǎng)絡交換處理器（創(chuàng)意電子）
臺灣創(chuàng)意電子（GUC）成功完成一款65納米高性能網(wǎng)絡交換處理器的設計，具有5000萬門級和400兆赫茲的運行速度。 創(chuàng)意電子使用Cadence® Encounter®數(shù)字實現(xiàn)系統(tǒng)設計出了大型、復雜的芯片，整體芯片設計時間實現(xiàn)
-
8位液晶譯碼驅(qū)動MAX7232BF的原理及應用
MAX7232BF為串行輸入4位數(shù)據(jù)、2位小數(shù)點和4位地址；輸出為10位數(shù)據(jù)加20個獨立小數(shù)點，數(shù)據(jù)輸出代碼為BCD碼，每一位的2個小數(shù)點都在COM3上?？梢灾苯优c微處理器連接。 1 管腳結(jié)構(gòu)及說明 MAX7232BF具有雙列直插
-
行間轉(zhuǎn)移型面陣CCD圖像采集系統(tǒng)的研究
0 引言 電荷耦合器件(charge coupled devices CCD)作為一種高性能的光電圖像傳感器，具有光譜響應寬、線性好、動態(tài)范圍寬、噪聲低、靈敏度高、實時傳輸和電荷掃描等多方面優(yōu)點，目前已廣泛應用于圖像傳感和非接
-
測試檢驗電路時序的FPGA邏輯驗證分析儀
隨著FPGA技術(shù)的廣泛使用，越來越需要一臺能夠測試驗證FPGA芯片中所下載電路邏輯時序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產(chǎn)的高端邏輯分析儀能夠?qū)崿F(xiàn)FPGA電路的測試驗證功能，但此類儀器價格
-
基于FPGA的線陣CCD驅(qū)動時序及 模擬信號處理的設計
為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進行開發(fā)，對所需驅(qū)動脈沖進行仿真設計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強，適用于設備小型化的要求。
-
基于FPGA的線陣CCD驅(qū)動時序及 模擬信號處理的設計
為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進行開發(fā)，對所需驅(qū)動脈沖進行仿真設計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強，適用于設備小型化的要求。
