-
如何有效地管理FPGA設(shè)計中的時序問題
一、摘要 從簡單SRAM接口到高速同步接口，TimingDesigner軟件允許設(shè)計者在設(shè)計流程的初期就判斷出潛在的時序問題，盡最大可能在第一時間解決時序問題。在設(shè)計過程的早期檢測到時序問題，不僅節(jié)省時間，而且可以更
-
如何收斂高速 ADC 時序
更高速的 ADC 在轉(zhuǎn)換器輸出和接收機(jī)輸入之間有嚴(yán)格的時序要求；知道如何利用產(chǎn)品說明書數(shù)字來保證無錯誤數(shù)字傳輸。最近幾年，高速、高精度的模數(shù)轉(zhuǎn)換器 (ADC) 變得疾速。在 2006 年，一款業(yè)界一流的 12-位轉(zhuǎn)換器才達(dá)
-
高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)
本工程設(shè)計完全符合IP核設(shè)計的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時序仿真等IP核設(shè)計的整個過程，電路功能正確。實(shí)際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時鐘頻率可達(dá)80MHz。雖然使用浮點(diǎn)數(shù)會導(dǎo)致舍入誤差，但這種誤差很小，可以忽略。實(shí)踐證明，本工程利用流水線結(jié)構(gòu)，方便地實(shí)現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點(diǎn)數(shù)的加法運(yùn)算，而且設(shè)計結(jié)構(gòu)合理，性能優(yōu)異，可以應(yīng)用在高速信號處理系統(tǒng)中。
-
DS18B20數(shù)字溫度計實(shí)驗
DS18B20數(shù)字溫度計是DALLAS公司生產(chǎn)的1－Wire，即單總線器件，具有線路簡單，體積小的特點(diǎn)。因此用它來組成一個測溫系統(tǒng)，具有線路簡單，在一根通信線，可以掛很多這樣的數(shù)字溫度計，十分方便。1．DS18B20產(chǎn)品的特點(diǎn)
-
DS18B20數(shù)字溫度計使用
1．DS18B20基本知識DS18B20數(shù)字溫度計是DALLAS公司生產(chǎn)的1－Wire，即單總線器件，具有線路簡單，體積小的特點(diǎn)。因此用它來組成一個測溫系統(tǒng)，具有線路簡單，在一根通信線，可以掛很多這樣的數(shù)字溫度計，十分方便。2、
-
淺談確保信號完整性的電路板設(shè)計準(zhǔn)則
信號完整性(SI)問題解決得越早，設(shè)計的效率就越高，從而可避免在電路板設(shè)計完成之后才增加端接器件。SI設(shè)計規(guī)劃的... 信號完整性(SI)問題解決得越早，設(shè)計的效率就越高，從而可避免在電路板設(shè)計
-
報警裝置的密碼控制電路
在一些重要部門或倉庫常設(shè)有報警裝置，以防外人非法進(jìn)入。圖4-6-3(a)所示為某報警裝置的系統(tǒng)框圖。圖4-6-3 密碼報警系統(tǒng)圖4-6-3(b)為密碼控制電路的原理圖。 該密碼控制單元輸入、輸出信號較多，不易用狀態(tài)圖（表
-
利用時鐘裕度技術(shù)實(shí)現(xiàn)系統(tǒng)邊界穩(wěn)定性與早期故障預(yù)測
計算機(jī)領(lǐng)域的超頻技術(shù)已存在多年，其目的就是有意識地讓系統(tǒng)超越工作極限，實(shí)現(xiàn)最大性能，但這通常會減少設(shè)備的使用壽命且難以保證系統(tǒng)的穩(wěn)定性。許多系統(tǒng)設(shè)計人員都認(rèn)為超頻技術(shù)除了影響系統(tǒng)穩(wěn)定性之外一文不值，
-
借助物理綜合提高FPGA設(shè)計效能
隨著FPGA密度的增加，系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計基于這樣的設(shè)計需求——需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合
-
借助物理綜合提高FPGA設(shè)計效能
借助物理綜合提高FPGA設(shè)計效能
-
新舊客戶推升，硅格12月營收創(chuàng)歷史新高
在新客戶SMSC以及第一大客戶聯(lián)發(fā)科(2454)訂單激勵下，IC封測廠硅格(6257)12月合并營收表現(xiàn)突出，達(dá)3.93億元，創(chuàng)下歷史新高，第四季營收11.45億元，季增幅度16.2%，優(yōu)于同業(yè)水平。 硅格公布12月合并營收達(dá)3.93億元
-
基于FPGA的AGWN信號生成器
在通信系統(tǒng)中分析計算系統(tǒng)抗噪聲性能時，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計思路，將AGWN信號分成若干模塊，最終使用Verilog硬件描述語言，完成了通信
-
一種基于FPGA的PXA270外設(shè)時序轉(zhuǎn)換接口設(shè)計
1 引言 ARCNET協(xié)議應(yīng)用于高速動車組列車通信網(wǎng)絡(luò)時，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時序不匹配問題，若用通用數(shù)字電路模塊進(jìn)行時序轉(zhuǎn)換，PXA270需占用PXA270專門的資源(CPU時間
-
基于FPGA的VGA時序彩條信號實(shí)現(xiàn)
0 引 言 利用現(xiàn)場可編程邏輯器件產(chǎn)生VGA時序信號和彩條圖像信號，并將其作為信號源，應(yīng)用于電視機(jī)或計算機(jī)等彩色顯示器的電路開發(fā)，方便彩色顯示器驅(qū)動控制電路的調(diào)試。計算機(jī)顯示器的顯示有許多標(biāo)準(zhǔn)，常見的有
-
基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)
基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)
-
基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)
基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)
-
使用邏輯分析儀調(diào)試時序問題
時序問題對于許多嵌入式設(shè)計來說是相當(dāng)常見的，故障排除可能是一個耗時的任務(wù)。使用正確的邏輯分析儀將簡化和加快這一進(jìn)程。對比指標(biāo)時，許多邏輯分析儀似乎有相同的性能，但為了確保邏輯分析儀能夠正確地采集信號，快速地找到問題，你不能只看指標(biāo)，還需要考慮到邏輯分析儀的結(jié)構(gòu)和功能。
