SI信號(hào)完整性仿真工具介紹

利用XPS工具快速生成Virtex FPGA的板支持包

使用 ISE 設(shè)計(jì)工具優(yōu)化 FPGA 的功耗

試驗(yàn)設(shè)計(jì)(DOE)方法及其關(guān)鍵工具

采用EMC專家系統(tǒng)和三維仿真工具建立和驗(yàn)證EMC設(shè)計(jì)規(guī)則

采用EMC專家系統(tǒng)和三維仿真工具建立和驗(yàn)證EMC設(shè)計(jì)規(guī)則使用EMC專家分析工具，設(shè)計(jì)小組可以審查和驗(yàn)證用于檢測(cè)PCB的EMC問(wèn)題的設(shè)計(jì)規(guī)則，并在電路板尚未開(kāi)始生產(chǎn)之前運(yùn)用這些設(shè)計(jì)規(guī)則來(lái)發(fā)現(xiàn)潛在的設(shè)計(jì)問(wèn)題。通過(guò)預(yù)防EMC

PCB網(wǎng)印中刮板工具的選擇及應(yīng)用技巧

刮板是用來(lái)刮擠網(wǎng)版上的油墨、使之漏印在承印面上的一種工具，刮板由膠刮條和刮刀夾組合而成。單面印制電路板各圖形的網(wǎng)印刮板常用聚氨酯類膠刮，它的強(qiáng)度高，耐磨性及耐溶劑性非常好，厚度為8~10mm，邵氏硬度65~75°

Mentor工具簡(jiǎn)介

Calibre物理驗(yàn)證系列〓 Calibre DRC作為工作在展平模式下的設(shè)計(jì)規(guī)則檢查（DRC）工具，Calibre DRC先展平輸入數(shù)據(jù)庫(kù)，然后對(duì)展平的幾何結(jié)果進(jìn)行操作。〓 Calibre DRC-H作為Calibre DRC的選項(xiàng)，Calibre DRC-H確保層次化

基于MATLAB GUI的鉆井工具姿態(tài)采集

自學(xué)PIC單片機(jī)必備工具

　　PIC單片機(jī)是一種可編程的芯片，數(shù)字電路也有些芯片具有可編程的能力?！　　　〉菙?shù)字電路的編程太簡(jiǎn)單，因而其功能也很少，但PIC單片機(jī)具有很強(qiáng)的編程能力，是數(shù)字電路無(wú)法實(shí)現(xiàn)的目標(biāo)。例如：筆者

Microwave Office 微波平面電路設(shè)計(jì)工具介紹

新一代完整的板級(jí)設(shè)計(jì)工具

作者Email: info@bol-system.com 到現(xiàn)在許多PCB工程師們也許還在使用Protel99或者protel99se在他們所熟悉的編輯環(huán)境下進(jìn)行PCB設(shè)計(jì)，他們都很有經(jīng)驗(yàn)，能夠在protel99或protel99se上設(shè)計(jì)出一塊很棒的PCB。但有的時(shí)候他

貼片機(jī)拾取的工具和方式

到目前為止，機(jī)器拾取的工具和方式仍然與手工拾取相似：機(jī)械抓取和真空吸取兩種基本模式，只不過(guò)機(jī)器拾取工具的復(fù)雜性和過(guò)程的速度是手工無(wú)法比擬的。如圖1所示。圖1 手工元件拾取的工具和方式示意圖圖1（a）所示的手

利用PCB設(shè)計(jì)工具解決千兆位設(shè)備的信號(hào)完整性問(wèn)題

Mentor新型PCB工具采用拓樸布線技術(shù)

印刷電路板設(shè)計(jì)解決方案供貨商明導(dǎo)國(guó)際(Mentor Graphics)，宣布推出一種突破性布線技術(shù)，這種業(yè)界首創(chuàng)的拓樸布線(topology router)技術(shù)，能把工程師知識(shí)、電路板設(shè)計(jì)人員技巧和自動(dòng)布線工具的力量融為一體，按照工程

談?wù)凞IY電子電路板工具

我是一個(gè)退休公務(wù)員，也是一名從年輕時(shí)就迷戀電子制作的業(yè)余愛(ài)好者。而電子制作的核心是制作一塊功能齊全，而又美觀漂亮的電路板（即PCB板）。不管你是不是“發(fā)燒友”，哪怕制作一件簡(jiǎn)單的作品，都要經(jīng)過(guò)設(shè)計(jì)——制板

你所需要的一款突破性布線工具

一直以來(lái)都有一些人不愿意使用由印刷電路板設(shè)計(jì)師設(shè)計(jì)的完全自動(dòng)布線。這有以下幾個(gè)原因：第一，自動(dòng)布線器經(jīng)常無(wú)法完成設(shè)計(jì)，且剩余布線既困難又耗時(shí)，有時(shí)需要撤消某些自動(dòng)布線才能完成。第二，設(shè)計(jì)師希望維持對(duì)設(shè)

編寫(xiě)Linux 實(shí)用程序的藝術(shù)

Linux 和其他類 UNIX 系統(tǒng)總是附帶了大量的工具，它們執(zhí)行從顯而易見(jiàn)的到不可思議的廣泛功能。類 UNIX 編程環(huán)境的成功很大程度上歸功于工具的高品質(zhì)和選擇，以及這些工具之間相互銜接的簡(jiǎn)易性。

Synopsys工具簡(jiǎn)介

Synopsys工具簡(jiǎn)介〓 LEDA LEDA?是可編程的語(yǔ)法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。 LEDA預(yù)先將IEEE可綜合規(guī)范、可仿真規(guī)范、可測(cè)性規(guī)范和設(shè)計(jì)服

面向FPGA的ESL工具

邏輯設(shè)計(jì)領(lǐng)域正在發(fā)生根本變化。新一代設(shè)計(jì)工具幫助軟件開(kāi)發(fā)者將其算法表達(dá)直接轉(zhuǎn)換成硬件，而無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)。這些工具及相關(guān)設(shè)計(jì)方法學(xué)一起被歸類為電子系統(tǒng)級(jí) (ESL) 設(shè)計(jì)，廣泛地指從比目前主流的寄存

設(shè)計(jì)工具是FPGA在SoC設(shè)計(jì)中繼續(xù)應(yīng)用的關(guān)鍵

對(duì)于大多數(shù)使用 FPGA的嵌入式系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)，基于微處理器核的 SoC 結(jié)構(gòu)正在成為主流。據(jù)調(diào)查，目前有五分之一的 FPGA 設(shè)計(jì)使用了軟處理器核，調(diào)查還發(fā)現(xiàn)大多數(shù) FPGA 設(shè)計(jì)人員希望今后都使用軟處理器核，并渴望使