Synopsys工具簡(jiǎn)介

〓 LEDA
LEDA?是可編程的語(yǔ)法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。 LEDA預(yù)先將IEEE可綜合規(guī)范、可仿真規(guī)范、可測(cè)性規(guī)范和設(shè)計(jì)服用規(guī)范集成，提高設(shè)計(jì)者分析代碼的能力

〓 VCSTM
VCS是編譯型Verilog模擬器，它完全支持OVI標(biāo)準(zhǔn)的Verilog HDL語(yǔ)言、PLI和SDF。 VCS具有目前行業(yè)中最高的模擬性能，其出色的內(nèi)存管理能力足以支持千萬(wàn)門級(jí)的ASIC設(shè)計(jì)，而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求。VCS結(jié)合了節(jié)拍式算法和事件驅(qū)動(dòng)算法，具有高性能、大規(guī)模和高精度的特點(diǎn)，適用于從行為級(jí)、RTL到Sign-Off等各個(gè)階段。VCS已經(jīng)將CoverMeter中所有的覆蓋率測(cè)試功能集成，并提供VeraLite、CycleC等智能驗(yàn)證方法。VCS和Scirocco也支持混合語(yǔ)言仿真。VCS和Scirocco都集成了Virsim圖形用戶界面，它提供了對(duì)模擬結(jié)果的交互和后處理分析。

〓 SciroccoTM
Scirocco是迄今為止性能最好的VHDL模擬器，并且是市場(chǎng)上唯一為SoC驗(yàn)證度身定制的模擬工具。它與VCS一樣采用了革命性的模擬技術(shù)，即在同一個(gè)模擬器中把節(jié)拍式模擬技術(shù)與事件驅(qū)動(dòng)的模擬技術(shù)結(jié)合起來(lái)。Scirocco的高度優(yōu)化的VHDL編譯器能產(chǎn)生有效減少所需內(nèi)存，大大加快了驗(yàn)證的速度，并能夠在一臺(tái)工作站上模擬千萬(wàn)門級(jí)電路。這一性能對(duì)要進(jìn)行整個(gè)系統(tǒng)驗(yàn)證的設(shè)計(jì)者來(lái)說非常重要。

〓 Vera
Vera驗(yàn)證系統(tǒng)滿足了驗(yàn)證的需要，允許高效、智能、高層次的功能驗(yàn)證。Vera驗(yàn)證系統(tǒng)已被Sun、NEC、Cisco等公司廣泛使用以驗(yàn)證其實(shí)際的產(chǎn)品，從單片ASIC到多片ASIC組成的計(jì)算機(jī)和網(wǎng)絡(luò)系統(tǒng)，從定制、半定制電路到高復(fù)雜度的微處理器。Vera驗(yàn)證系統(tǒng)的基本思想是產(chǎn)生靈活的并能自我檢查的測(cè)試向量，然后將其結(jié)合到test-bench中以盡可能充分測(cè)試所設(shè)計(jì)的電路。Vera驗(yàn)證系統(tǒng)適用于功能驗(yàn)證的各個(gè)層次，它具有以下特點(diǎn)：與設(shè)計(jì)環(huán)境的緊密集成、啟發(fā)式及全隨機(jī)測(cè)試、數(shù)據(jù)及協(xié)議建模、功能代碼覆蓋率分析。

〓 Physical Compiler
Physical Compiler?解決0.18微米以下工藝技術(shù)的IC設(shè)計(jì)環(huán)境，是Synopsys物理綜合流程的最基本的模塊，它將綜合、布局、布線集成于一體，讓RTL設(shè)計(jì)者可以在最短的時(shí)間內(nèi)得到性能最高的電路。 通過集成綜合算法、布局算法和布線算法。在RTL到GDS II的設(shè)計(jì)流程中，Physical Compiler向設(shè)計(jì)者提供了可以確保即使是最復(fù)雜的IC設(shè)計(jì)的性能預(yù)估性和時(shí)序收斂性。

〓 Clocktree Compiler
ClockTree Compiler是嵌入于Physical Compiler的工具，它幫助設(shè)計(jì)者解決深亞微米IC設(shè)計(jì)中時(shí)鐘樹的時(shí)序問題。它不僅能夠簡(jiǎn)化設(shè)計(jì)流程，而且可以極大的提高時(shí)鐘樹的質(zhì)量：對(duì)于插入延時(shí)有5％－20％的改進(jìn)，對(duì)時(shí)鐘偏移有5％－10％的改進(jìn)。

〓 DC-Expert
DC得到全球60多個(gè)半導(dǎo)體廠商、380多個(gè)工藝庫(kù)的支持。據(jù)最新Dataquest的統(tǒng)計(jì)，Synopsys的邏輯綜合工具占據(jù)91%的市場(chǎng)份額。DC是十二年來(lái)工業(yè)界標(biāo)準(zhǔn)的邏輯綜合工具，也是Synopsys最核心的產(chǎn)品。它使IC設(shè)計(jì)者在最短的時(shí)間內(nèi)最佳的利用硅片完成設(shè)計(jì)。它根據(jù)設(shè)計(jì)描述和約束條件并針對(duì)特定的工藝庫(kù)自動(dòng)綜合出一個(gè)優(yōu)化的門級(jí)電路。它可以接受多種輸入格式，如硬件描述語(yǔ)言、原理圖和網(wǎng)表等，并產(chǎn)生多種性能報(bào)告，在縮短設(shè)計(jì)時(shí)間的同時(shí)提高設(shè)計(jì)性能。

〓 DC Ultra
對(duì)于當(dāng)今所有的IC設(shè)計(jì)，DC Ultra? 是可以利用的最好的綜合平臺(tái)。它擴(kuò)展了DC Expert的功能，包括許多高級(jí)的綜合優(yōu)化算法，讓關(guān)鍵路徑的分析和優(yōu)化在最短的時(shí)間內(nèi)完成。在其中集成的Module Compiler數(shù)據(jù)通路綜合技術(shù)， DC Ultra利用同樣的VHDL/Verilog流程，能夠創(chuàng)造處又快又小的電路。

〓 DFT Compiler
DFT Compiler提供獨(dú)創(chuàng)的“一遍測(cè)試綜合”技術(shù)和方案。它和Design Compiler 、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強(qiáng)大的掃描式可測(cè)性設(shè)計(jì)分析、綜合和驗(yàn)證技術(shù)。DFT Compiler可以使設(shè)計(jì)者在設(shè)計(jì)流程的前期，很快而且方便的實(shí)現(xiàn)高質(zhì)量的測(cè)試分析，確保時(shí)序要求和測(cè)試覆蓋率要求同時(shí)得到滿足。DFT Compiler同時(shí)支持RTL級(jí)、門級(jí)的掃描測(cè)試設(shè)計(jì)規(guī)則的檢查，以及給予約束的掃描鏈插入和優(yōu)化，同時(shí)進(jìn)行失效覆蓋的分析。

〓 Power Compiler
Power Compiler?提供簡(jiǎn)便的功耗優(yōu)化能力，能夠自動(dòng)將設(shè)計(jì)的功耗最小化，提供綜合前的功耗預(yù)估能力，讓設(shè)計(jì)者可以更好的規(guī)劃功耗分布，在短時(shí)間內(nèi)完成低功耗設(shè)計(jì)。Power Compiler嵌入Design Compiler/Physical Compiler之上，是業(yè)界唯一的可以同時(shí)優(yōu)化時(shí)序、功耗和面積的綜合工具。

〓 FPGA Compiler II
FPGA Compiler II是一個(gè)專用于快速開發(fā)高品質(zhì)FPGA產(chǎn)品的邏輯綜合工具，可以根據(jù)設(shè)計(jì)者的約束條件，針對(duì)特定的FPGA結(jié)構(gòu)（物理結(jié)構(gòu)）在性能與面積方面對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，自動(dòng)地完成電路的邏輯實(shí)現(xiàn)過程，從而大大降低了FPGA設(shè)計(jì)的復(fù)雜度。FPGA Compiler II利用了特殊的結(jié)構(gòu)化算法，結(jié)合高層次電路綜合方法，充分利用復(fù)雜的FPGA結(jié)構(gòu)將設(shè)計(jì)輸入綜合成為滿足設(shè)計(jì)約束條件，以宏單元或LUT為基本模塊的電路，可以多種格式輸出到用戶的編程系統(tǒng)中。FPGA Compiler II為FPGA設(shè)計(jì)者提供高層次設(shè)計(jì)方法，并為IC設(shè)計(jì)者用FPGA做樣片而最后轉(zhuǎn)換到ASIC提供了有效的實(shí)現(xiàn)途徑。

〓 Prime Power
動(dòng)態(tài)功耗的門級(jí)仿真和分析的工具，可精確分析基于門級(jí)的設(shè)計(jì)的功耗問題，逐漸成為ASIC和對(duì)功耗要求較高的結(jié)構(gòu)定制產(chǎn)品（袖珍計(jì)算機(jī)和通訊設(shè)備）設(shè)計(jì)者的高級(jí)解決方案

〓 PrimeTime
PrimeTime® 是針對(duì)復(fù)雜、百萬(wàn)門芯片進(jìn)行全芯片、門級(jí)靜態(tài)時(shí)序分析的工具。PrimeTime可以集成于邏輯綜合和物理綜合的流程，讓設(shè)計(jì)者分析并解決復(fù)雜的時(shí)序問題，并提高時(shí)序收斂的速度。PrimeTime是眾多半導(dǎo)體廠商認(rèn)可的、業(yè)界標(biāo)準(zhǔn)的靜態(tài)時(shí)序分析工具。

〓 Formality
Formality是高性能、高速度的全芯片的形式驗(yàn)證：等效性檢查工具。它比較設(shè)計(jì)寄存器傳輸級(jí)對(duì)門級(jí)或門級(jí)對(duì)門級(jí)來(lái)保證它沒有偏離原始的設(shè)計(jì)意圖。在一個(gè)典型的流程中，用戶使用形式驗(yàn)證比較寄存器傳輸級(jí)源碼與綜合后門級(jí)網(wǎng)表的功能等效性。這個(gè)驗(yàn)證用于整個(gè)設(shè)計(jì)周期，在掃描鏈插入、時(shí)鐘樹綜合、優(yōu)化、人工網(wǎng)表編輯等等之后，以便在流程的每一階段都能在門級(jí)維持完整的功能等效。這樣在整個(gè)設(shè)計(jì)周期中就不再需要耗時(shí)的門級(jí)仿真。將Formality和PrimeTime這兩種靜態(tài)驗(yàn)證方法結(jié)合起來(lái)，一個(gè)工程師可以在一天內(nèi)運(yùn)行多次驗(yàn)證，而不是一天或一周只完成一次動(dòng)態(tài)仿真驗(yàn)證。

〓 Saber
Saber是Synopsys公司開發(fā)并于1987年推出的模擬及混合信號(hào)仿真軟件，被譽(yù)為全球最先進(jìn)的系統(tǒng)仿真軟件，也是唯一的多技術(shù)、多領(lǐng)域的系統(tǒng)仿真產(chǎn)品。與傳統(tǒng)仿真軟件不同，Saber在結(jié)構(gòu)上采用硬件描述語(yǔ)言（MAST）和單內(nèi)核混合仿真方案，并對(duì)仿真算法進(jìn)行了改進(jìn)，使Saber仿真速度更快、更加有效、應(yīng)用也越來(lái)越廣泛。應(yīng)用工程師在進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，建立最精確、最完善的系統(tǒng)仿真模型是至關(guān)重要的。
Saber可同時(shí)對(duì)模擬信號(hào)、事件驅(qū)動(dòng)模擬信號(hào)、數(shù)字信號(hào)以及模數(shù)混合信號(hào)設(shè)備進(jìn)行仿真。利用Synopsys公司開發(fā)的Calaversas算法，Saber可以確保同時(shí)進(jìn)行的兩個(gè)仿真進(jìn)程都能獲得最大效率，而且可以實(shí)現(xiàn)兩個(gè)進(jìn)程之間的信息交換，并在模擬和數(shù)字仿真分析之間實(shí)現(xiàn)了無(wú)縫聯(lián)接。Saber適用領(lǐng)域廣泛，包括電子學(xué)、電力電子學(xué)、電機(jī)工程、機(jī)械工程、電光學(xué)、光學(xué)、水利、控制系統(tǒng)以及數(shù)據(jù)采樣系統(tǒng)等等。只要仿真對(duì)象能夠用數(shù)學(xué)表達(dá)式進(jìn)行描述，Saber就能對(duì)其進(jìn)行系統(tǒng)級(jí)仿真。在Saber中，仿真模型可以直接用數(shù)學(xué)公式和控制關(guān)系表達(dá)式來(lái)描述，而無(wú)需采用電子宏模型表達(dá)式。因此，Saber可以對(duì)復(fù)雜的混合系統(tǒng)進(jìn)行精確的仿真，仿真對(duì)象不同系統(tǒng)的仿真結(jié)果可以同時(shí)獲得。為了解決仿真過程中的收斂問題，Saber內(nèi)部采用5種不同的算法依次對(duì)系統(tǒng)進(jìn)行仿真，一旦其中某一種算法失敗，Saber將自動(dòng)采用下一種算法。通常，仿真精度越高，仿真過程使用的時(shí)間也越長(zhǎng)。普通的仿真軟件都不得不在仿真精度和仿真時(shí)間上進(jìn)行平衡。Saber采用其獨(dú)特的設(shè)計(jì)，能夠保證在最少的時(shí)間內(nèi)獲得最高的仿真精度。Saber工作在SaberDesigner圖形界面環(huán)境下，能夠方便的實(shí)現(xiàn)與Cadence Design System和Mentor Graphics的集成。通過上述軟件也可以直接調(diào)用Saber進(jìn)行仿真。

〓 JupiterXTTM
芯片設(shè)計(jì)者在層次化物理設(shè)計(jì)環(huán)境中完成從門級(jí)網(wǎng)表到布局布線收斂的重要工具，可以幫助您將Timing、Area和Power與您的設(shè)計(jì)進(jìn)行匹配，JupiterXT通過下面的方法來(lái)管理和優(yōu)化您的設(shè)計(jì)：
1、物理版圖的層次化管理
2、精確的面積、寄生參數(shù)和時(shí)序估計(jì)
3、層次化布局布線流程中，精確的子模塊時(shí)序加載

〓 AstroTM
Astro是Synopsys為超深亞微米IC設(shè)計(jì)進(jìn)行設(shè)計(jì)優(yōu)化、布局、布線的設(shè)計(jì)環(huán)境。Astro可以滿足5千萬(wàn)門、時(shí)鐘頻率GHz、在0.10及以下工藝線生產(chǎn)的SoC設(shè)計(jì)的工程和技術(shù)需求。Astro高性能的優(yōu)化和布局布線能力主要?dú)w功于Synopsys在其中集成的兩項(xiàng)最新技術(shù)：PhySiSys和Milkyway DUO結(jié)構(gòu)。

〓 Design VisionTM
Synopsys綜合環(huán)境的圖形界面，在通用技術(shù)層和門級(jí)進(jìn)行設(shè)計(jì)瀏覽和分析的分析工具。

〓 Mars-railTM
Mars-Rail用于功耗和電漂移的分析和優(yōu)化，以完成低功耗高可靠性的設(shè)計(jì)。它將自動(dòng)在Apollo-II的布局布線中起作用。Mars-Rail的優(yōu)點(diǎn)：

〓 Mars-xtalkTM
Mars-Xtalk可以進(jìn)行充分的串?dāng)_分析，并能夠進(jìn)行防止串?dāng)_發(fā)生的布局和布線，解決超深亞微米芯片設(shè)計(jì)中的信號(hào)完整性問題。

〓 CosmosLE/SETM
Synopsys的Cosmos解決方案可以進(jìn)行自前向后的混合信號(hào)、全定制IC設(shè)計(jì)。它可以很好的處理自動(dòng)化的設(shè)計(jì)流程和設(shè)計(jì)的靈便性，使得設(shè)計(jì)周期可以縮短數(shù)周甚至幾個(gè)月。CosmosLE提供了一個(gè)基于Milkyway數(shù)據(jù)庫(kù)的完整物理IC設(shè)計(jì)環(huán)境，同時(shí)可以無(wú)縫集成，動(dòng)態(tài)交互操作所有Synopsys公司領(lǐng)先的物理設(shè)計(jì)工具。同時(shí)，CosmosSE還提供了一個(gè)易用的、基于Synopsys仿真工具的仿真環(huán)境，可以讓設(shè)計(jì)者從不同的抽象層次來(lái)分析電路是否符合要求。

〓 CosmosScopeTM
圖形化的波形分析工具，可以用來(lái)瀏覽和分析以圖形化顯示或列表顯示的模擬結(jié)果。

〓 HerculesTM
作為物理驗(yàn)證的領(lǐng)先者，Hercules-II能驗(yàn)證超過1億只晶體管的微處理器、超過1000萬(wàn)門的ASIC和256MB的DRAM，推動(dòng)技術(shù)前沿不斷進(jìn)步。Hercules通過提供最快的運(yùn)行時(shí)間和高速有效的糾錯(cuò)（debugging）來(lái)縮短IC設(shè)計(jì)的周期。它綜合且強(qiáng)大的圖形界面能迅速幫助設(shè)計(jì)者發(fā)現(xiàn)并處理設(shè)計(jì)錯(cuò)誤。Herculus具有進(jìn)行層次設(shè)計(jì)的成熟算法，進(jìn)行flat processing的優(yōu)化引擎和自動(dòng)確定如何進(jìn)行每個(gè)區(qū)域數(shù)據(jù)處理的能力—這些技術(shù)縮短了運(yùn)行時(shí)間，提高了驗(yàn)證的精確度。

〓 NanoSimTM (Star-SIMXT)
NanoSimTM集成了業(yè)界最優(yōu)秀的電路仿真技術(shù)，支持Verilog-A和對(duì)VCS仿真器的接口，能夠進(jìn)行高級(jí)電路仿真的工具，其中包括存儲(chǔ)器仿真和混合信號(hào)的仿真。通過Hierarchical Array Reduction (HAR)技術(shù)，NanoSim 幾乎可以仿真無(wú)限大的仿真存儲(chǔ)器陣列。
Star-SimXT 是一個(gè)準(zhǔn)確、高容量、高績(jī)效、易用的瞬態(tài)電路仿真軟件。Star-SimXT 能夠處理超過500萬(wàn)電路元件的設(shè)計(jì)，提供的電流電壓波形圖與SPICE結(jié)果的誤差小于5%，而它的仿真速度比 Spice 快 10 到 1000倍。Star-SimXT 可以采用現(xiàn)有的 Spice 模型。

〓 HSPICETM
Star-Hspice 是高精確度的模擬電路仿真軟件，是世界上最廣泛應(yīng)用的電路仿真軟件，它無(wú)與倫比的高精確度和收斂性已經(jīng)被證明適用于廣泛的電路設(shè)計(jì)。Star-Hspice 能提供設(shè)計(jì)規(guī)格要求的最大可能的準(zhǔn)確度。

〓 Star-RCXTTM
Star-RCXT用來(lái)對(duì)全新片設(shè)計(jì)、關(guān)鍵網(wǎng)以及塊級(jí)設(shè)計(jì)進(jìn)行非常準(zhǔn)確和有效的三維寄生參數(shù)提取，Star-RCXT還可以提供內(nèi)建的電容電阻數(shù)據(jù)壓縮，延時(shí)計(jì)算以及噪聲分析。Star-RCXT 提供層次化處理模式以及分布式處理模式以達(dá)到最高處理量。Star-RCXT緊密結(jié)合于 Synopsys 的 SinglePass 流程。

〓 TetraMAX ATPG
TetraMAX? ATPG是業(yè)界功能最強(qiáng)、最易于使用的自動(dòng)測(cè)試向量生成工具。針對(duì)不同的設(shè)計(jì)，TetraMAX可以在最短的時(shí)間內(nèi)，生成具有具有最高故障覆蓋率的最小的測(cè)試向量集。TetraMAX支持全掃描、或不完全掃描設(shè)計(jì)，同時(shí)提供故障仿真和分析能力。

〓 DesignWare
DesignWare是SoC/ASIC設(shè)計(jì)者最鐘愛的設(shè)計(jì)IP庫(kù)和驗(yàn)證IP庫(kù)。它包括一個(gè)獨(dú)立于工藝的、經(jīng)驗(yàn)證的、可綜合的虛擬微架構(gòu)的元件集合，包括邏輯、算術(shù)、存儲(chǔ)和專用元件系列，超過140個(gè)模塊。DesignWare和 Design Compiler的結(jié)合可以極大地改進(jìn)綜合的結(jié)果，并縮短設(shè)計(jì)周期。Synopsys在DesignWare中還融合了更復(fù)雜的商業(yè)IP（無(wú)需額外付費(fèi)）目前已有：8051微控制器、PCI、PCI－X、USB2.0、MemoryBIST、AMBA SoC結(jié)構(gòu)仿真、AMBA總線控制器等IP模塊。
DesignWare中還包括一個(gè)巨大的仿真模型庫(kù)，其中包括170,000多種器件的代時(shí)序的功能級(jí)仿真模型，包括FPGAs (Xilinx, Altera,…), uP, DSP, uC, peripherals, memories, common logic, Memory等。還有總線(Bus-Interface)模型PCI-X, USB2.0, AMBA, Infiniband, Ethernet, IEEE1394等，以及CPU的總線功能仿真模型包括ARM, MIPS, PowerPC等。

〓 Co-Centric
SystemC仿真器和算法、架構(gòu)、硬件和軟件多層抽象模型的聯(lián)合驗(yàn)證和分析的規(guī)范環(huán)境。

〓 TCAD-Taurus Medici
Taurus-Medici是Synopsys器件模擬工具M(jìn)edici,Davinci和Taurus-device的整合，在Taurus-Medici里，用戶可以運(yùn)行自己想要的器件模擬器，如果有Medici，你就可以用Taurus-device的2-D分析工具，如果有Davinci，你就可以用Taurus-device的3-D分析工具．
Medici是一個(gè)MOS,bipolar或其他各種類型的晶體管的行為級(jí)仿真工具，可以模擬一個(gè)器件內(nèi)部的電勢(shì)和載流子2-D分布，可以預(yù)測(cè)任意偏置下的器件電特性．
Davinci是一個(gè)MOS,bipolar或其他各種類型的晶體管的行為級(jí)仿真工具，可以模擬一個(gè)器件內(nèi)部的電勢(shì)和載流子3-D分布，可以預(yù)測(cè)任意偏置下的器件電特性．
Taurus-device包括如下特征：
1、器件電、熱特性的多維仿真；
2、高效、自動(dòng)網(wǎng)格生成使得Taurus-device的結(jié)構(gòu)創(chuàng)建和器件仿真極為簡(jiǎn)單；
3、物理模型豐富，可解各種類型的方程；
4、分析能力強(qiáng)大；
5、先進(jìn)的數(shù)值解算機(jī)和算法可提高仿真的收斂效率；
6、內(nèi)嵌的物理模型等效方程輸出端口，使得新的物理模型和偏微分方程的定義即容易又靈活

〓 TCAD-Ms Proteus OPC
光學(xué)近似修正工具，Proteus修正處理器具有很高的靈活性，可以在合理的時(shí)間里完成全芯片的處理，處理器的主要能力是它的高速建模能力，容易理解的工作控制腳本語(yǔ)言使得執(zhí)行基于規(guī)則的技術(shù)或是全新的個(gè)人處理方法成為可能。其主要特性包括：
1、最優(yōu)生產(chǎn)能力的層次化處理，最小文件尺寸的層次化輸出文件結(jié)構(gòu)；
2、三種層次化輸出模式；
3、完全支持GDSII的輸入輸出；
4、內(nèi)嵌、可編程的建模可以處理很寬的工藝行為；
5、用戶可編程的布爾層操作可以用于預(yù)糾錯(cuò)、過程中糾錯(cuò)和后糾錯(cuò)；
6、可編寫腳本語(yǔ)言來(lái)定制糾錯(cuò)需求、糾錯(cuò)目標(biāo)和糾錯(cuò)
7、高級(jí)掩膜板技術(shù)的內(nèi)嵌支持，包括輔助特征布局和移相掩膜糾正；
8、可訂制的糾錯(cuò)log可用來(lái)統(tǒng)計(jì)跟蹤、離線分析或報(bào)告；
9、可選擇性糾錯(cuò)支持；
10、可選擇的動(dòng)態(tài)圖面可監(jiān)控糾錯(cuò)過程；
11、糾錯(cuò)期間進(jìn)行掩膜制造設(shè)計(jì)規(guī)則驗(yàn)證；
12、分布式處理選項(xiàng)加快循環(huán)時(shí)間

〓 TCAD-Taurus Modeling Environment
TCAD-Taurus Modeling Environment是Taurus-Visual、Taurus-Workbench和Taurus-Layout的統(tǒng)一環(huán)境。Taurus-Visual用于形象化的顯示物理仿真軟件生成的1、2、3-D仿真結(jié)果，你可以形象化數(shù)據(jù)來(lái)進(jìn)行初步的理解和分析，并且修改圖像獲得一個(gè)新的預(yù)測(cè)。Taurus-Workbench是一個(gè)用來(lái)仿真半導(dǎo)體制造工藝和預(yù)估產(chǎn)品特性的虛擬IC工廠，它提供的仿真管理和數(shù)據(jù)管理使得工程師能夠容易并且有效的預(yù)估產(chǎn)品特性，適用于：實(shí)驗(yàn)設(shè)計(jì)、統(tǒng)計(jì)分析、畫圖、可視化、優(yōu)化和輔助工程師瀏覽、精煉和設(shè)計(jì)重心調(diào)整，Taurus-Workbench是一個(gè)開放的環(huán)境，它不僅可以集成Synopsys的TCAD工具，而且可以集成第三方的工具和模擬器，另外支持通過網(wǎng)絡(luò)的并行處理，可以大大提高速度。Taurus-Layout是一個(gè)交互程序，它有給Synopsys的TCAD仿真器（TSUPREM-4和Raphael）提供掩膜版圖信息的端口，也可以用于Taurus-Workbench的環(huán)境，還有到Raphael-NES的端口。

〓 TCAD-Taurus-TSUPREM4
TCAD-Taurus-TSUPREM4整合了原Synopsys的Taurus-Process和TSUPREM-4。TSUPREM-4是用來(lái)模擬硅集成電路和離散器件制造工藝步驟的程序，可以模擬2-D器件的縱剖面的雜質(zhì) 摻入和再分布情況，程序可以提供如下信息：
1、結(jié)構(gòu)中各材料層的邊界；
2、每層的雜質(zhì)分布；
3、氧化，熱循環(huán)，薄膜淀積產(chǎn)生的應(yīng)力
Taurus-Process可以模擬1、2、3-D結(jié)構(gòu)的工藝仿真器，可以仿真制造半導(dǎo)體器件的工藝步驟，仿真能力主要集中在前端工藝（氧化、硅化物的離子注入、激活、退火），模擬器允許設(shè)置任意的初始幾何結(jié)構(gòu)，刻蝕和淀積的仿真局限于簡(jiǎn)單的可以從初始結(jié)構(gòu)和工藝描述推導(dǎo)的幾何操作，不能進(jìn)行物理化學(xué)刻蝕、淀積工藝的仿真。Taurus-Process可以提供下面的功能：
1、制造工藝的1、2、3-D結(jié)構(gòu)和雜質(zhì)剖面仿真；
2、工藝過程中產(chǎn)生的機(jī)械應(yīng)力分析；
3、工藝仿真過程的網(wǎng)格自適應(yīng)；
4、工藝仿真過程的新的方程和模型的選定和使用


來(lái)源:零八我的愛0次