LVPECL(低壓正射極耦合邏輯)是一種輸入輸出(I/O)技術，從半導體工藝無法集成高性能 P 型設備與高性能 N 型設備起就已出現(xiàn)。因此，在隨后的 HCSL 和 LVDS等高速接口中，需要外部無源器件來完成由 P 型設備完成的任務。

　　對 LVPECL 而言，很少有人研究過完成輸出級設計所需要的發(fā)射極電流控制與傳輸線終端之間的關系。剖析 LVPECL 閘道的基本原理和分析任何特定 LVPECL 驅動器的典型終端，有助于工程師量身定制穩(wěn)健和高能效的 LVPECL 終端。

　　LVPECL 驅動器

　　如圖 1 所示，簡化的 LVPECL 閘道通常用開放的發(fā)射極驅動器來實現(xiàn)。沒有 Q 和 nQ 晶體管的接地通路，這兩者隨后被關閉。

　　因此，輸出級必須由用戶通過外部元件來完成。

　　圖1 開放式發(fā)射極LVPECL驅動器等效電路圖

　　標準終端

　　圖 2 顯示標準的直流耦合 LVPECL 終端。驅動器輸出電流由外部 Zo 電阻器和 VTT 終端電壓設定。由于 VTT 終端電壓是由相對 Vcco 的 -2V 調節(jié)器產(chǎn)生的，輸出驅動器電流不受 Vcco 變量的影響。主要缺點是需要調節(jié)器，盡管它確實可以將驅動器的發(fā)射極電流保持在第一階，不受 Vcco 變化的影響。

　　圖2 標準的LVPECL終端

　　Thévenin 等效終端

　　圖3所示用于提供 3.3V 和 2.5V 電流的備選 Thévenin 等效終端，用兩個電阻串產(chǎn)生 VTT 電壓，因而可以不再使用調節(jié)器，但也有缺點。

　　1)圖3 中的 R1 和 R2 偏壓電阻串需要大量功率損耗才能產(chǎn)生 Thévenin 電壓。功率損耗取決于特定驅動器的高輸出電壓 (Voh) 和低輸出電壓 (Vol);參見以下“案例研究”章節(jié)。

　　2)Vcco 變化率通過偏壓分壓器前饋至 Thévenin 等效 VTT 電壓;39% 表示 Vcco =3.3V,20% 表示 Vcco =2.5V.因此，VTT 電壓只限在標稱 Vcco 下才是正確的，發(fā)射極電流的控制不如標準 VTT=VCC-2.0V 終端有效。

　　圖3 3.3V 和 2.5V Thévenin 等效LVPECL終端

　　T 終端

　　圖 4 所示 T 型電阻器網(wǎng)絡可以解決 Thévenin 終端的許多不足。穿越 RTT 的共模電壓被稱為 VTT,相當于 VTT = Vcco-2.0V.要記住，具體的 VTT 電壓不屬于設計標準;LVPECL 接收極從不檢測 VTT,但會檢測發(fā)射極電壓。VTT 只對標準終端具有重要意義，原因是 VTT 向終端前饋 VCCO 以控制發(fā)射極電流。相反，T 終端通過負反饋對發(fā)射極電流施加控制。圖 4 LVPECL T 終端網(wǎng)絡中的 VTT 電壓間接取決于特定 LVPECL 驅動器的 Voh 和 Vol 電平，以及設計師為邏輯 0 驅動器輸出選擇的最小發(fā)射極電流。

　　圖4 LVPECL T 終端網(wǎng)絡

　　1) T 終端由驅動器電源直接供電，因此消除了Thévenin偏壓串的功能損耗。

　　2) 通過共模阻抗向 T 網(wǎng)絡 VTT 電壓回饋的 Vcco 變化率大于通過 Thévenin 網(wǎng)絡回饋的變化率，因而可以更好地控制發(fā)射極電流。詳情請參見以下“發(fā)射極電流控制”章節(jié)。

　　3) 可以調節(jié)共模阻抗，并因此調節(jié)負反饋，以針對由于 Vcco、溫度和設備處理等方面的變化而造成的 Voh 和 Vol 方面的變化穩(wěn)定驅動器電流。[!--empirenews.page--]

　　PI 終端

　　可以利用著名的電阻網(wǎng)絡星形三角關系，從 T 終端產(chǎn)生等效的 PI 終端。下圖 5 顯示按 T 網(wǎng)絡換算的 PI 網(wǎng)絡的元素值。

　　圖5 PI 終端網(wǎng)絡

　　很少使用的 PI 終端具有超越 T 終端的布局優(yōu)勢;它可以安全布置在頂層之上。T 的共模阻抗必須經(jīng)由除頂層之外的其它層。

　　發(fā)射極電流控制

　　T 終端提供比 Thévenin 終端更好的發(fā)射極電流控制。Thévenin 終端通過向終端產(chǎn)生的 VTT 電壓前饋 Vcco 變化率α來穩(wěn)定電流。相反，T 終端通過檢測穿越發(fā)射極電阻器的發(fā)射極電流使用負反饋，只能用作單一的發(fā)射極跟隨器。

　　可按下圖 6所示為每個終端構建每一個 Vcco 變化的電路，來說明這種性能方面的變化。對于每一個終端，電路從 Vcco 開始，穿過相應輸出晶體管的基極-發(fā)射極結 Rg,然后穿過終端，Rg 在此被轉入發(fā)射極電流通路。為簡單起見，基極擴展電阻已被并入增益設置電阻 Rg.由于有兩個偏壓串，Thévenin Icco 為總電流的一半。

　　圖6 Thévenin 和 T 終端發(fā)射極電流控制電路

　　可從圖 8 立即寫下每個電路的傳遞函數(shù)。在每個傳遞函數(shù)中，re 術語均已被棄用;與 Rg 和 Zo 相比，它相對較小。此外，re 規(guī)模小意味著 T 終端的邏輯 1 晶體管和邏輯 0 晶體管的等效半電路是相同的。

　　由于 Rg 和 β的值取決于特定 LVPECL 驅動器的內部設計和處理，以下列“案例研究”章節(jié)為預期，當 VCCO = 3.3V 和 RTT=77 ohms 時，這兩個傳遞函數(shù)是相對下圖 8 中的 Rg/(β+1) 而設計的。

　　圖7 發(fā)射極電流中適應 Vcco 變化的 Thévenin 和 T 終端變化

　　比方說，如果 Rg/(β+1) = 0,則 β值很大，而 Rg 值小(圖 1 中的 Ibias 高)。在這種限定條件下，傳遞函數(shù)只取決于外部電阻器。更實際一點，如果 Ibias = 0.5mA,Rg= 1.6 kohms,β=100,則 Rg/(β+1) ≈ 16。

　　案例研究

　　在 ±5% Vcco 的條件下，針對每一個終端比較了業(yè)界現(xiàn)有的具有不同 Voh 和 Vol 值的兩種不同的 LVPECL 驅動器。T 終端將針對每一種設備經(jīng)過優(yōu)化，設計為當 Vcco 為 -5% 時，邏輯 0 發(fā)射極電流至少達到 2mA,以實現(xiàn)切換速度與功率之間的最佳平衡。對于每一個案例，電子表格的值用 KVL 和 KCL 進行計算。為進行全面核算，計算出每個案例中驅動器和終端的功率。

　　如下圖表 1 所示，由于可以自由選擇 T 終端的 RTT,因而具有降低總驅動器電流的設計靈活性，同時還能保證最低的邏輯 0 發(fā)射極電流。Thévenin 終端的固定電阻值則不然。請注意固定器件 Thévenin 終端的 Vcco 和設備上的邏輯 0 發(fā)射極電流大波動。如果還考慮到設備處理和溫度所帶來的變化，兩種終端之間的差異將變得更加巨大。

　　所有電流和電壓均用 3.3V 電源數(shù)據(jù)表中的典型 Voh 和 Vol 值進行計算。由于該數(shù)據(jù)表無其他說明，Voh 和 Vol 隨 Vcco 的變化假定為 1:1。因此，這些案例等同于設置 Rg/(β+1) =0。電流以 mA 單位，功率以 mW 單位。

　　表 1 Thévenin 和 T 終端兩種不同驅動器之比較

　　結論

　　在集成電路技術效力遠不如今的時代，LVPECL 作為一種高速輸入輸出標準面世。LVPECL 驅動器最后必需使用外部無源元件才能令人滿意，但它必須設計為與驅動器的輸出邏輯電平 Voh 和 Vol 相輔相成。眾所周知，已有的終端網(wǎng)絡有缺點。使用 Pi 或 T 電阻網(wǎng)絡可以克服這些缺點，實現(xiàn)適應性更強、更加節(jié)能的設計。