廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)今天宣布推出同時(shí)支持非易失小蜜蜂®家族GW1N系列以及中密度晨熙®家族GW2A系列FPGA芯片的通用LVDS變速箱接口IP核(Gowin Generic LVDS Gearbox IP)，包括相關(guān)軟核、參考設(shè)計(jì)及開發(fā)板等完整解決方案。

高云通用LVDS變速箱接口IP實(shí)現(xiàn)了內(nèi)部邏輯和外部接口之間時(shí)鐘頻率和數(shù)據(jù)位寬的切換，并保證數(shù)據(jù)吞吐量守恒，同時(shí)支持發(fā)送功能和接收功能，高云所有FPGA芯片收發(fā)變速箱切換比例都支持1：1、1：2、1：4、1：7、1：8和1：10。此外GW1N-6/9器件還支持1：16切換比例。針對(duì)隨路時(shí)鐘和隨路數(shù)據(jù)相位關(guān)系的不同需求，高云通用LVDS變速箱接口解決同時(shí)支持邊沿對(duì)齊方式和中間對(duì)齊方式。

高云FPGA芯片提供專用的單元模塊用于構(gòu)建高速LVDS接口，可根據(jù)客戶特定的帶寬、對(duì)齊方式、收發(fā)功能以及切換比例需求，整合單元模塊并協(xié)同工作實(shí)現(xiàn)相應(yīng)的功能。

l 高速低偏斜時(shí)鐘HCLK用于支持I/O完成高性能數(shù)據(jù)傳輸;

l GCLK是內(nèi)部系統(tǒng)時(shí)鐘，內(nèi)部系統(tǒng)時(shí)鐘必須使用全局時(shí)鐘網(wǎng)絡(luò);

l 高速時(shí)鐘分頻模塊，生成和輸入時(shí)鐘HCLK相位一致的分頻時(shí)鐘GCLK;

l 鎖相環(huán)模塊實(shí)現(xiàn)時(shí)鐘的倍頻、分頻和相移;

l 串行轉(zhuǎn)并行接收側(cè)模塊實(shí)現(xiàn)變速箱功能;

l 并行轉(zhuǎn)串行發(fā)送側(cè)模塊實(shí)現(xiàn)變速箱功能;

l 每個(gè)I/O都包含延遲模塊，總共提供的延遲大約為128步x25ps=3200ps。

“高云通用LVDS變速箱接口IP充分利用了高云FPGA芯片內(nèi)嵌的各種專用單元模塊，使得高云FPGA器件LVDS I/O接口速度達(dá)到800Mbps到1.2Gbps性能要求。”高云產(chǎn)品應(yīng)用經(jīng)理徐才先生解釋說，“TCON市場(chǎng)應(yīng)用，通過FPGA控制液晶屏的時(shí)序動(dòng)作，將輸入視頻信號(hào)如LVDS信號(hào)，轉(zhuǎn)換成數(shù)據(jù)驅(qū)動(dòng)電路所用的形式如Mini-LVDS或者RSDS信號(hào)，傳遞到數(shù)據(jù)驅(qū)動(dòng)電路，控制數(shù)據(jù)驅(qū)動(dòng)電路適時(shí)開啟，高云FPGA芯片在LVDS差分引腳數(shù)以及LVDS接口性能方面恰與TCON市場(chǎng)需求相契合。”

“視頻采集和顯示技術(shù)的發(fā)展十分迅速，基于高速LVDS接口技術(shù)的各種視頻接口，如,Mini-LVDS、 MIPI CSI-2/DSI等，現(xiàn)已廣泛應(yīng)用于手機(jī)、平板電腦、VR、無人機(jī)、車載娛樂系統(tǒng)、人機(jī)界面(HMI)等應(yīng)用領(lǐng)域，用戶系統(tǒng)中對(duì)視頻接口的橋接和圖像處理的需求也變得越來越多。” 高云半導(dǎo)體市場(chǎng)副總裁兼中國(guó)區(qū)銷售總監(jiān)黃俊先生表示，“高云半導(dǎo)體推出了通用LVDS變速箱接口解決方案，結(jié)合高云半導(dǎo)體FPGA芯片的非易失性、小薄封裝、內(nèi)嵌大容量SDRAM等優(yōu)勢(shì)，可為消費(fèi)類、汽車電子及工業(yè)顯示市場(chǎng)的用戶提供視頻接口橋接和圖像處理的解決方案，幫助用戶加速產(chǎn)品的上市。”

IP主要特征

IP工作頻率

l LVDS I/O數(shù)據(jù)速率目前為1.2Gbps;內(nèi)部fabric時(shí)鐘速率GW1N系列為120MHz，GW2A系列為200MHz。

TCON系統(tǒng)架構(gòu)以及IP調(diào)用

視頻圖像數(shù)據(jù)通過LVDS 7:1接收模塊轉(zhuǎn)換為并行的視頻信號(hào)，并通過圖像處理模塊轉(zhuǎn)換成液晶屏所需的圖像格式，再利用mini-LVDS 4:1發(fā)送模塊將轉(zhuǎn)換成mini-LVDS信號(hào)傳送至液晶屏。

GW1N/1NR、GW2A/2AR系列FPGA芯片

GW1N/1NR、GW2A/2AR系列FPGA芯片支持LVDS25、RSDS、LVDS25E、BLVDSE、MLVDSE、LVPECLE、RSDSE等多種差分電平標(biāo)準(zhǔn)。I/O邏輯內(nèi)部集成多種切換比例的變速箱。

開發(fā)板與參考設(shè)計(jì)

高云通用LVDS變速箱接口IP，參考設(shè)計(jì)及開發(fā)板支持GW1N-4K FQPF144封裝FPGA芯片對(duì)接通用LVDS接收信號(hào)以及mini-LVDS發(fā)送信號(hào)，后續(xù)升級(jí)版會(huì)支持GW2A系列FPGA芯片，進(jìn)一步提升LVDS I/O接口性能。