Altera公司今天發(fā)布了下一代結構化ASIC方案——HardCopy® II系列。HardCopy® II器件是業(yè)內最出眾的結構化ASIC，采用了獨特的FPGA前端設計方法，每百萬ASIC邏輯門價格低至15美金。HardCopy® II結構化ASIC構建在新的精細粒度體系結構上，面向低成本設計，使邏輯門密度、性能和低功耗達到了更高的水平，在很多領域內，是ASIC和ASSP的最佳解決方案。

    HardCopy II器件實現了最大220萬ASIC邏輯門、880萬比特RAM和超過350MHz的系統性能。HardCopy II系列價格、密度和性能優(yōu)勢將擴展Altera在有線/無線通信、存儲、數字消費、工業(yè)和軍事領域的市場份額，這些市場也是Altera結構化ASIC方案成功應用的領域。

     Collett Research International估計超過60％的ASIC設計至少要進行一次以上的重制，導致產品面市推遲、成本預算超支。Altera結構化ASIC設計方法極大的縮短了產品面市的時間，從而幫助設計人員避免了昂貴的重制，降低了總體擁有成本。設計人員采用Altera去年12月份發(fā)布的Quartus II軟件4.2版，可以對其HardCopy II進行原型設計，在轉向產品時，直接進行印刷電路板布板，Altera獨特的無縫移植工藝保證能夠實現對FPGA的真正置入式替代。

    Altera亞太區(qū)市場總監(jiān)梁樂觀說：“為什么還要進行其他選擇呢？HardCopy II結構化ASIC的新價格、性能、密度和功耗特性以及FPGA前端設計驗證為ASIC設計人員提供了最有效的系統級設計方法。此外，對客戶來講，Altera結構化ASIC極短的產品面市時間是市場上任何其他結構化ASIC或標準單元ASIC做不到的。”

    設計人員可以繼續(xù)使用來自Cadence、Mentor Graphics、Synopsys和Synplicity的綜合、驗證、時序分析和邏輯等效檢查工具。ASIC和FPGA設計人員可以采用他們已有的流程面向HardCopy結構化ASIC進行設計，對任何其他工具培訓或增加開發(fā)成本的需要降到了最小。

    HardCopy II器件與Stratix II FPGA中的設計相比，其內核功耗降低了50％。其接口電路支持233MHz的SDRAM和250MHz的RLDRAM II外部存儲器。此外，HardCopy II器件還支持1-Gbps差分I/O和高速接口，如萬兆以太網（XSBI）、SFI-4、SPI 4.2、HyperTransport™、RapidIO™和最大1 Gbps的UTOPIA 4級接口。
同FPGA原型一樣，HardCopy II器件以及前一系列HardCopy采用了同樣的工藝技術制造——TSMC的低k絕緣90-nm工藝，實現了無縫、無風險設計移植和對FPGA的置入式替換。Stratix II FPGA也采用了同樣的工藝技術。

    設計人員采用Quartus II 4.2版設計軟件可以立即在Stratix II FPGA上開始其HardCopy II原型設計。2005年第三季度將提供第一個HardCopy II器件專用原型。HardCopy II系列具有五種型號，其密度在100萬和220萬邏輯門之間。100,000單位批量起價15美金，全包移植NRE起價225,000美金，包括進行原型完整測試。