Analog Devices Inc. (ADI)和提供覆蓋整個 RF 信號鏈的 RF IC 功能模塊的全球領導者宣布發(fā)布 ADIsimPLL(TM) 3.3版，這是其大獲成功的鎖相環(huán) (PLL) 電路設計和評估工具的最新版本。ADIsimPLL 3.3版可協(xié)助用戶對采用 ADI PLL 頻率合成器的 RF 系統(tǒng)進行評估、設計和故障排除，可從 ADI 網(wǎng)站 ( http://www.analog.com/ADIsimPLL ) 免費下載。

    ADIsimPLL 3.3版完全兼容先前發(fā)布的各個版本，以原有的優(yōu)勢為基礎，增加了對16種新器件的支持，提高了相位噪聲建模精度，完善了小數(shù)-N 分頻雜散水平估算，同時還增強了該工具的新設計向導 (New Design Wizard) 、時間仿真引擎 (Time Simulation Engine) 和時域仿真器 (Time Domain Simulator) 等功能。這些創(chuàng)新功能進一步免去了設計過程中耗費時間的重復勞動，最終加快上市速度。

    關于 ADIsimPLL 3.3版

    ADIsimPLL 3.3版新增了一些器件，包括最近發(fā)布的 ADF4150HV和 ADF4158頻率合成器；ADF5000、ADF5001和 ADF5002 RF 預分頻器；集成小數(shù)-N 分頻 PLL 的高度集成 ADRF670x 正交調制器；集成小數(shù)-N 分頻 PLL和 VCO 的 ADRF660x 混頻器；ADRF6750正交調制器和 ADRF6655混頻器。為了支持這些新款的高度集成解決方案，ADIsimPLL 設計工具中增加了通過對 VCO 信號進行分頻來獲得更多頻率輸出的功能。與此同時，該工具的仿真和評估功能也得到了顯著改進和增強。通過增加來自數(shù)字分頻器和鑒相器的1/f 相位噪聲貢獻，相位噪聲仿真算法得以改善，從而在接近載波到寬帶本底噪聲，提高了相位噪聲的預測精度。

    為便于估算小數(shù)-N 分頻雜散水平，新版本會計算并在相位噪聲圖上顯示前三個小數(shù)-N 分頻雜散的最差情況幅度的新估算值，這樣用戶就可以評估不同的環(huán)路濾波器拓撲結構設計參數(shù)，以對這些雜散信號的效應進行管理。另外，設計工具的多種功能得到了增強，包括時域仿真器 (Time Domain Simulator) 對各種可用調制選項建模的功能，以及用戶可從新設計向導 (New Design Wizard) 中選擇多種選項以產(chǎn)生所需頻率的功能。此外，新版本還提供了次級輸出的輸出頁，以便在顯示相位噪聲時可以選擇不同的配置選項，時間仿真引擎 (Time Simulation Engine) 也得到了進一步增強，可精確地模擬抗反沖脈沖效應。