包括3G手機(jī)在內(nèi)的各種新興電子產(chǎn)品，已加快系統(tǒng)單芯片（SoC）的需求。臺(tái)灣聯(lián)電（UMC）透過(guò)與EDA、IP等業(yè)者的合作，已在尖端90納米及65納米制程方面，協(xié)助客戶快速進(jìn)入量產(chǎn)。
      由FSA主辦的“Wireless SoC Design”無(wú)線系統(tǒng)單芯片設(shè)計(jì)論壇，邀請(qǐng)聯(lián)電美國(guó)分公司負(fù)責(zé)系統(tǒng)及架構(gòu)支持的首席工程師（Chief Engineer）王克中（KC Wang）博士及Cadence負(fù)責(zé)模擬混合訊號(hào)及射頻（AMS/RF）設(shè)計(jì)方法錦囊妙計(jì)的技術(shù)市場(chǎng)總監(jiān)Robert A. Mullen，分享無(wú)線系統(tǒng)單芯片的市場(chǎng)應(yīng)用情形。

技術(shù)成熟，需求升溫
      聯(lián)電美國(guó)分公司負(fù)責(zé)系統(tǒng)及架構(gòu)支持的首席工程師王克中博士表示，聯(lián)電的制程技術(shù)，在90納米方面，是第一個(gè)交貨給客戶的晶圓廠。目前產(chǎn)品種類已經(jīng)超過(guò)30種，包括5項(xiàng)RF產(chǎn)品在內(nèi)。90納米總出貨量方面，換算成8吋晶圓，已經(jīng)超過(guò)50萬(wàn)片，產(chǎn)能來(lái)自兩個(gè)12吋廠及一個(gè)8吋廠。在65納米方面，聯(lián)電也是第一個(gè)交貨給65納米客戶的晶圓廠。目前已經(jīng)進(jìn)入量產(chǎn)階段，簽約客戶已有9家，完成設(shè)計(jì)Tape Out的產(chǎn)品有10個(gè)。
      繞著地球跑，支持Cadence全球客戶有關(guān)模擬混合訊號(hào)及射頻（AMS/RF）設(shè)計(jì)方法錦囊妙計(jì)（Design Methodology Kits）的Cadence公司技術(shù)市場(chǎng)總監(jiān)Robert A. Mullen，累積了許多與客戶面對(duì)面的實(shí)戰(zhàn)經(jīng)驗(yàn)。他表示，在無(wú)線設(shè)計(jì)流程中，最重要的幾個(gè)關(guān)鍵包括：“環(huán)環(huán)相扣的設(shè)計(jì)流程”、“組件設(shè)計(jì)及線路布局都經(jīng)過(guò)測(cè)試的RFIC PDK（Process Design Kit）”、“RFIC模擬及驗(yàn)證工具”、“RLCK擷取器”及“被動(dòng)組件模型（Passive Modeling）與EM模擬”等。
其中，“環(huán)環(huán)相扣的設(shè)計(jì)流程”包括從系統(tǒng)到IC，以及從IC到模塊的各個(gè)設(shè)計(jì)環(huán)節(jié)。而“RLCK擷取器”則用來(lái)更精確地預(yù)測(cè)芯片的頻率與設(shè)計(jì)效能。
      Robert A. Mullen指出，Cadence的無(wú)線設(shè)計(jì)方法錦囊妙計(jì)，將陸續(xù)有新的方案推出，除了目前的AMS/RF Kit、RF-Sip Kit、ARM Verification Kit外，2007年還將陸續(xù)推出Low-Power Kit、無(wú)線SOC Verification Kit及SiP Kit等。
      談到市場(chǎng)，王克中指出，由于整合多項(xiàng)尖端技術(shù)的3G手機(jī)等應(yīng)用普及，使得客戶對(duì)系統(tǒng)單芯片（SOC）的需求快速升溫。以晶圓廠來(lái)說(shuō)，提供完整的SOC解決方案，必須掌握的關(guān)鍵要素，除了一流的晶圓廠制造流程及良率績(jī)效外，還要具備系統(tǒng)架構(gòu)知識(shí)，并提供SOC制程平臺(tái)，IP及設(shè)計(jì)方法論等。
      Robert A. Mullen也表示，目前Cadence在RFIC領(lǐng)域，已經(jīng)支持許多國(guó)際級(jí)的重要客戶。其中，位于希臘的Helic公司，成功開發(fā)WLAN 802.11b，把RF收發(fā)器（transceiver）及模擬基頻（analog baseband）完全整合。

伙伴締盟，共挑大梁
      制程越走越尖端，任務(wù)的挑戰(zhàn)度也越來(lái)越高，各種締盟的策略伙伴關(guān)系，更見(jiàn)積極。針對(duì)無(wú)線通訊這個(gè)熱門的產(chǎn)品領(lǐng)域，王克中博士表示，聯(lián)電除了定義并提供各種制程技術(shù)外，透過(guò)與ARM合作，提供各種經(jīng)過(guò)制程驗(yàn)證的IP。
      與EDA業(yè)者的合作方面，聯(lián)電與Cadence合作，提供許多經(jīng)過(guò)EDA工具與設(shè)計(jì)流程驗(yàn)證過(guò)的設(shè)計(jì)案例，給客戶參考。此外，在設(shè)計(jì)服務(wù)及封裝測(cè)試方面，聯(lián)電則分別與智原及硅品有密切合作。

綿密服務(wù)，降低風(fēng)險(xiǎn)
      協(xié)助客戶以最快、最具成本效率的方式，快速實(shí)現(xiàn)設(shè)計(jì)并推出新產(chǎn)品面市，不但是站在支持端的IP／EDA業(yè)者、晶圓廠、設(shè)計(jì)服務(wù)及封裝測(cè)試等廠商的任務(wù)，同時(shí)也是核心競(jìng)爭(zhēng)力所在。
      聯(lián)電除了提供0.13微米、90納米及65納米成熟的制程技術(shù)外，完整的SOC制程平臺(tái)還整合了混合訊號(hào)制程、RF制程、高壓制程、嵌入式內(nèi)存及CMOS影像傳感器（CMOS Image Sensor， CIS）等。
      王克中博士表示，聯(lián)電SOC邏輯制程平臺(tái)（Logic Process Platform）中，又分“混合訊號(hào)及RF”、“嵌入式內(nèi)存”、“CMOS影像傳感器（CIS）”及“高壓”等四大制程模塊。
      “混合訊號(hào)及RF”制程常應(yīng)用于制造消費(fèi)性電子產(chǎn)品，包括ADSL STB、Cable Modem、無(wú)線通訊產(chǎn)品、家庭RF及藍(lán)芽等產(chǎn)品等?！扒度胧絻?nèi)存”制程則適合用于MPU、DSP、影像、網(wǎng)絡(luò)、3G手機(jī)、芯片組、PGA及SRAM等相關(guān)IC?！坝跋駛鞲衅鳌敝瞥坛Ｓ糜谑謾C(jī)照相機(jī)、數(shù)位相機(jī)、PC相機(jī)、監(jiān)視器、汽車、及醫(yī)學(xué)相關(guān)IC?！案邏骸敝瞥虅t普遍用于電源管理IC、低溫多晶硅（LTPS）、TFT LCD、PDP及OLED驅(qū)動(dòng)IC、DC-DC轉(zhuǎn)換器等。
      為了協(xié)助客戶更容易使用該公司提供的晶圓專工設(shè)計(jì)套件（FDK），以最短的時(shí)間找到合適的電感器及電容器，聯(lián)電還提供客戶虛擬的電感器與電容器數(shù)據(jù)庫(kù)（Virtual Inductor & Capacitor Libraries），讓客戶可以透過(guò)最佳電感搜尋器（OIF）及最佳電容搜尋器（OCF），提高設(shè)計(jì)效率。

克服技術(shù)難關(guān)
      隨著制程技術(shù)不斷微縮，線寬越來(lái)越細(xì)，布局繞線的挑戰(zhàn)也越來(lái)越艱巨?？缛胂冗M(jìn)制程后，許多布局繞線的結(jié)果常產(chǎn)生大量漏電的問(wèn)題。王克中博士舉了個(gè)0.13微米邏輯制程的實(shí)驗(yàn)個(gè)案為例，證明聯(lián)電技術(shù)團(tuán)隊(duì)已克服這個(gè)問(wèn)題，并可大幅改善漏電的情形。該實(shí)驗(yàn)是一個(gè)百萬(wàn)閘級(jí)的復(fù)雜IC，頻率速度為333Mhz，采聯(lián)電0.13微米1P8M制程，有效地降低了83%d的漏電情形。
      可制造的IC設(shè)計(jì)（Design for Manufacturing， DFM）技術(shù)，也是伴隨尖端制程而來(lái)的重大課題。如果不能符合晶圓廠的制程特性，再精巧先進(jìn)的IC設(shè)計(jì)，如果制造不出來(lái)，也是枉然。為了避免這項(xiàng)困擾，聯(lián)電提供一套名為DFM-Aware 的設(shè)計(jì)流程（DFM-Aware Design Flow），協(xié)助客戶及早克服可制造性的問(wèn)題。首先是“DFM-Aware數(shù)據(jù)庫(kù)”，提供各種IP，SPICE電路模型及技術(shù)文件；其次是Tape Out前的“DFM模擬”及Tape Out后的“PSM， OPC， LRC”等光罩資料的準(zhǔn)備。最后則是整合了微影及硅制程等諸多制程條件的“DFM-Aware模型及規(guī)范”，協(xié)助客戶掌握DFM的關(guān)鍵。[!--empirenews.page--]

數(shù)字SoC未來(lái)看好
      Robert A. Mullen指出，RFIC走向尖端制程，最主要的三大訴求包括降低成本、降低功率消耗，以及追求更好的SoC整合。這在傳統(tǒng)的模擬RF線路設(shè)計(jì)方法中，卻存在著很大的挑戰(zhàn)，以致于總是無(wú)法達(dá)到很好的產(chǎn)品性能。如今，透過(guò)更簡(jiǎn)化的模擬線路加上更有創(chuàng)意的數(shù)字設(shè)計(jì)，已經(jīng)可以達(dá)到過(guò)去多年以來(lái)無(wú)法達(dá)成的夢(mèng)想。
      Robert A. Mullen拿出一個(gè)采0.18-0.13微米制程的“模擬”直接轉(zhuǎn)換接收器，以及采90納米低功率制程的“數(shù)字”RF處理器的線路圖做比較。前者繁復(fù)的設(shè)計(jì)，被后者簡(jiǎn)單的幾個(gè)混合訊號(hào)處理器、A/D及數(shù)字基頻芯片（Digital Base Band）架構(gòu)，就輕松地比了下去。
      針對(duì)數(shù)字SoC未來(lái)的看法，Robert A. Mullen舉Prismark一份有關(guān)無(wú)線技術(shù)的報(bào)告資料指出，2004年無(wú)線IC的制程還以0.18微米CMOS為主，模擬RF仍多于數(shù)字；2006年制程以0.13微米CMOS為主，數(shù)字線路持續(xù)增加，并首度超越模擬RF的線路；2008年時(shí)，無(wú)線IC的制程技術(shù)將以90納米CMOS為主，并有90%的數(shù)位線路。