【導(dǎo)讀】近半年來(lái)，由于晶圓代工制程的競(jìng)爭(zhēng)愈演愈烈，也使得上游的EDA(電子設(shè)計(jì)自動(dòng)化)與IP(硅智財(cái))業(yè)者，必須與晶圓代工業(yè)者有更為深入的合作，就各自的專長(zhǎng)彼此互補(bǔ)，以形成完整的生態(tài)體系，來(lái)滿足廣大的Fabless(無(wú)晶圓半導(dǎo)體)業(yè)者的芯片設(shè)計(jì)需求。

而先前Cadence所發(fā)表的新款開發(fā)工具，所著重的目標(biāo)，是在于諸多不同的IP在單芯片進(jìn)行整合后，需要花費(fèi)更多的時(shí)間進(jìn)行研發(fā)與測(cè)試，因此希望能透過(guò)該工具來(lái)減少研發(fā)與測(cè)試時(shí)間。無(wú)獨(dú)有偶的是。新思也挾其豐富的IP資源，也推出目的相同的開發(fā)工具，希望能減少客戶的測(cè)試時(shí)間。

新思科技資深產(chǎn)品行銷經(jīng)理Robert Ruiz表示，近期許多半導(dǎo)體大廠在進(jìn)入更為先進(jìn)的半導(dǎo)體制程后，的確面臨了不少挑戰(zhàn)，其中測(cè)試時(shí)間的壓力更是與日俱增，也因此新思在測(cè)試與驗(yàn)證領(lǐng)域上，的確投入了相當(dāng)多的研發(fā)與并購(gòu)動(dòng)作，希望能協(xié)助客戶減輕開發(fā)負(fù)擔(dān)。

 

 

新思科技資深產(chǎn)品行銷經(jīng)理Robert Ruiz

他進(jìn)一步談到，就單芯片的測(cè)試上，包含了相當(dāng)多的IP，光是周邊介面就有HDMI、USB與PCI EXPRESS等，其他如處理器、邏輯單元與處理器等，也都是IP的一環(huán)。雖然就單一IP而言，各家所提供的IP方案，會(huì)有測(cè)試方案可供選擇，但問(wèn)題在于每個(gè)IP之間的互連測(cè)試，卻是產(chǎn)業(yè)界目前急需解決的問(wèn)題，新思所著眼的，是希望從系統(tǒng)單芯片的層級(jí)來(lái)看待測(cè)試需求。也因此，新思科技所推出的Design Ware STAR層階系統(tǒng)中，為每個(gè)IP及邏輯區(qū)塊的RTL中建立了IEEE 1500介面，希望能讓測(cè)試的時(shí)間大幅縮短。除此之外，該軟體亦可以自動(dòng)進(jìn)行IP測(cè)試整合，亦可以減少數(shù)周DFT(Design For Test;可測(cè)試設(shè)計(jì))的時(shí)間。

Robert Ruiz透露，新思在芯片測(cè)試方面的解決方案，除了會(huì)提供給Fabless、IDM與封測(cè)業(yè)者外，為了提升測(cè)試速度，新思的確也與ATE(自動(dòng)化測(cè)試設(shè)備)業(yè)者有密切的合作，塬因就在于希望能盡力減少客戶的測(cè)試時(shí)間。因此并不會(huì)與ATE業(yè)者直接競(jìng)爭(zhēng)，反倒是能用軟硬體互補(bǔ)的方式，來(lái)滿足客戶需求。

本文由收集整理