21ic訊 意法半導體(STMicroelectronics，簡稱ST)宣布對基于射線跟蹤 (ray-tracing) 技術(shù)的實驗性3D圖形應用系統(tǒng)進行測試驗證。該解決方案采用一顆與現(xiàn)場可編程門陣列 (FPGA, Field-Programmable Gate Array) 相連、基于ARM®處理器的測試芯片。FASTER 研發(fā)項目以“簡化分析合成技術(shù)，實現(xiàn)有效配置”為目標，是意法半導體與米蘭理工大學 (Politecnico di Milano) 的合作開發(fā)項目;Hellas研究技術(shù)基金會則是該項目的另一個合作方。歐盟第7框架計劃 (European Union Seventh Framework Programme: FP7 IC T 287804) 為此項目提供部分研發(fā)資金。

FPGA是擁有特殊功能的專用芯片，通過不同的設(shè)置或編程可改變其功能。這些產(chǎn)品可在運行過程中動態(tài)改變本身的功能，從一種電路變成另外一種電路。與各種嵌入式設(shè)計通用的中央處理單元 (CPU) 和圖形處理單元 (GPU) 相比，可配置的 FPGA 硬件在單位空間、性能表現(xiàn)和成本效益方面更占優(yōu)勢。

國際電氣電子工程師協(xié)會 (IEEE，Institute of Electrical and Electronics Engineers) 資深會員、意法半導體技術(shù)總監(jiān)Danilo Pau表示：“為了掌握市場增長機會，多媒體和智能相機市場需要更多具體附加價值的功能。與基于傳統(tǒng)處理器的系統(tǒng)相比，基于可配置硬件的靈活低成本系統(tǒng)能夠解決這個難題，更有效地滿足市場需求。參考目前FASTER項目的開發(fā)成果，該技術(shù)有望提升單位硅面積和單位功耗的運算性能，同時為嵌入式系統(tǒng)帶來更多新的功能。”

關(guān)于FASTER項目

FP7 IC T 287804 FASTER 項目(Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration;簡化分析合成技術(shù)，實現(xiàn)有效配置)是一項由多國共同參與的研究項目，部分運作資金來自歐盟科學研究與技術(shù)發(fā)展第七框架計劃 (FP7) 。該項目的企業(yè)合作伙伴包括Maxeler Technologies、意法半導體、Synelixis Solutions。科研學術(shù)機構(gòu)包括查爾姆斯理工大學 (Chalmers University of Technology)、Hellas研究技術(shù)基金會、根特大學 (Ghent University)、倫敦帝國理工學院 (Imperial College London) 和米蘭理工大學 (Politecnico di Milano)。該項目于2011年9月1日啟動，至今已運作3年。