他強(qiáng)調(diào)：“這一創(chuàng)新技術(shù)的基礎(chǔ)是Xilinx 7系列FPGA的獨(dú)特片狀架構(gòu)，其它競(jìng)爭(zhēng)廠商很難進(jìn)行模仿。”

湯立人說(shuō)，可能有的人覺(jué)得這一技術(shù)沒(méi)啥了不起，我用SiP技術(shù)也能很輕松地把多個(gè)FPGA裸片集成在一起，但其實(shí)不是這么簡(jiǎn)單。SiP技術(shù)目前面臨三大無(wú)法克服的挑戰(zhàn)，即每個(gè)FPGA裸片之間沒(méi)有足夠的I/O資源可以利用（理論上每個(gè)裸片的I/O只能做到1200個(gè)，而這是遠(yuǎn)遠(yuǎn)不夠的）、不同裸片之間的I/O時(shí)延太長(zhǎng)、裸片與裸片之間的I/O需要驅(qū)動(dòng)和緩沖（這將帶來(lái)不必要的功耗），而我們的這一全新3D堆疊互聯(lián)技術(shù)完全克服了傳統(tǒng)SiP封裝技術(shù)的這些局限性。

賽靈思公司亞太區(qū)市場(chǎng)及應(yīng)用總監(jiān)張宇清也表示：“以前每升級(jí)到一個(gè)新的工藝節(jié)點(diǎn)，一定要到生產(chǎn)后期才能以合理的良率實(shí)現(xiàn)最大型的FPGA芯片。有了這一全新堆疊互聯(lián)技術(shù)后，我們就可以更快的速度批量生產(chǎn)最大型的FPGA芯片。”

ISE 13.1 設(shè)計(jì)套件目前已向客戶(hù)推出試用版，利用其提供的軟件支持，28nm Virtex-7 LX2000T 產(chǎn)品將成為全球首個(gè)多芯片 FPGA，其邏輯容量是目前賽靈思帶串行收發(fā)器的最大型40nm FPGA的3.5倍以上，同時(shí)也是最大競(jìng)爭(zhēng)型的帶串行收發(fā)器 28nm FPGA 的2.8倍以上。該產(chǎn)品采用了業(yè)界領(lǐng)先的微凸塊 （micro-bump） 組裝技術(shù)、賽靈思公司專(zhuān)利FPGA創(chuàng)新架構(gòu)，以及TSMC的硅通孔 （TSV） 技術(shù)以及賽靈思的專(zhuān)利 FPGA 創(chuàng)新架構(gòu)。在同一應(yīng)用中，相對(duì)于采用多個(gè)具有不同封裝的 FPGA 而言，28nm Virtex-7 LX2000T 大大降低了功耗、系統(tǒng)成本及電路板的復(fù)雜性。

TSMC研究及發(fā)展資深副總經(jīng)理蔣尚義博士指出：“與傳統(tǒng)的單芯片FPGA相比，采用多芯片封裝的FPGA提供了一個(gè)創(chuàng)新的方法，不僅實(shí)現(xiàn)了大規(guī)模的可編程性、高度的可靠性，還提高了熱梯度和應(yīng)力容限特性。通過(guò)采用TSV技術(shù)以及硅中介層實(shí)現(xiàn)硅芯片堆疊方法，賽靈思預(yù)期基于良好的設(shè)計(jì)測(cè)試流程，可大大降低風(fēng)險(xiǎn)，順利走向量產(chǎn)。 通過(guò)該流程，公司將滿(mǎn)足設(shè)計(jì)執(zhí)行、制造驗(yàn)證以及可靠性評(píng)估等行業(yè)標(biāo)準(zhǔn)。”

xilinx全新堆疊FPGA正面圖

在賽靈思堆疊硅片互聯(lián)結(jié)構(gòu)中，數(shù)據(jù)在一系列相鄰的FPGA 芯片上通過(guò)10，000 多個(gè)過(guò)孔走線。相對(duì)于必須使用標(biāo)準(zhǔn)I/O連接在電路板上集成兩個(gè) FPGA 而言，堆疊硅片互聯(lián)技術(shù)將單位功耗芯片間連接帶寬提升了 100 倍，時(shí)延減至五分之一，而且不會(huì)占用任何高速串行或并行I/O資源。通過(guò)芯片彼此相鄰，并連接至球形柵格陣列，賽靈思避免了采用單純的垂直硅片堆疊方法出現(xiàn)的熱通量和設(shè)計(jì)工具流問(wèn)題。賽靈思基礎(chǔ) FPGA 器件采用 28nm HPL（高性能低功耗）工藝技術(shù)，為 FPGA 芯片集成提供了功耗預(yù)算理想的封裝方法。

1  2  3  4  

　

xilinx堆疊FPGA背面圖

賽靈思的堆疊硅片互聯(lián)技術(shù)服務(wù)于處于新一代電子系統(tǒng)核心地位的要求最高的 FPGA應(yīng)用。該技術(shù)具有超高帶寬、低時(shí)延和低功耗互聯(lián)等優(yōu)異特性，使客戶(hù)不僅能夠通過(guò)與單片F(xiàn)PGA 器件采用的同一方法來(lái)實(shí)現(xiàn)應(yīng)用；利用軟件內(nèi)置的自動(dòng)分區(qū)功能實(shí)現(xiàn)按鈕式的簡(jiǎn)便易用性；而且還能支持層次化或團(tuán)隊(duì)化設(shè)計(jì)方法，實(shí)現(xiàn)最高性能和最高生產(chǎn)力。

xilinx堆疊FPGA側(cè)面圖

ARM公司系統(tǒng)設(shè)計(jì)部執(zhí)行副總裁兼總經(jīng)理 John Cornish 指出：“采用堆疊硅片互聯(lián)技術(shù)的 Virtex-7 2000T 是 FPGA 發(fā)展史上一個(gè)重要里程碑，它使 ARM 能夠在單個(gè) FPGA 中實(shí)現(xiàn)最新內(nèi)核和平臺(tái)解決方案。相對(duì)于多個(gè)FPGA方法而言，這將大大簡(jiǎn)化我們的開(kāi)發(fā)工作，降低功耗，并大幅提升了性能。我們的 ARM Versatile Express SoC 原型設(shè)計(jì)解決方案長(zhǎng)期以來(lái)一直采用 Virtex FPGA 技術(shù)，這必將進(jìn)一步鞏固我們的領(lǐng)先地位。”

 

1  2  3  4  

IBS 公司創(chuàng)始人兼首席執(zhí)行官 Handel H. Jones 博士指出：“賽靈思公司高效地采用了業(yè)經(jīng)驗(yàn)證的 TSV 技術(shù)和低時(shí)延硅中介層架構(gòu)，用以擴(kuò)展其 FPGA 產(chǎn)品的功能。賽靈思所采用的這些技術(shù)已經(jīng)在大規(guī)模制造領(lǐng)域長(zhǎng)期運(yùn)用， 因此預(yù)計(jì)其成品將具備很高的質(zhì)量和可靠性，客戶(hù)所承擔(dān)的風(fēng)險(xiǎn)也會(huì)非常低。”

賽靈思同業(yè)界領(lǐng)先的代工廠包括TSMC等在內(nèi)的外包組裝與測(cè)試合作伙伴建立了強(qiáng)大可靠的供應(yīng)鏈，為芯片工藝提供強(qiáng)大支持。目前已向客戶(hù)推出試用版的ISE 13.1 設(shè)計(jì)套件提供配套的軟件支持。預(yù)計(jì)首批產(chǎn)品將于 2011 年下半年開(kāi)始供貨。

Xilinx堆疊硅片互聯(lián)技術(shù)圖示

1  2  3  4  

欲知詳情，請(qǐng)下載word文檔 下載文檔

來(lái)源：[db:出處]

作者：tee