Tensilica日前宣布斯坦福大學Smart Memories項目使用Tensilica Xtensa LX2可配置處理器，用于針對下一代應用的多核計算基礎架構(gòu)。斯坦福大學Smart Memories項目研發(fā)原型SoC設計，幫助用戶進行芯片級處理器和存儲系統(tǒng)設計。Tensilica技術幫助Smart Memory研發(fā)團隊專注于設計更加靈活的存儲系統(tǒng)，可支持各種存儲模型，包括信息傳輸、對稱共享存儲、事務存儲。該設計的商業(yè)應用可行性正在被多家著名半導體廠商評估。

    斯坦福團隊對Xtensa進行配置，使其作為帶有七級流水線, 64個通用寄存器和一個使用Tensilica指令擴展語言32位浮點的三發(fā)射VLIW處理器。Smart Memories團隊為存儲定義了新的界面，使處理器可以對存儲器里面的元數(shù)據(jù)位做出反應，進而能夠解決各種cache一致性問題。所形成的系統(tǒng)是一個分級多核處理器系統(tǒng)。兩顆Tensilica處理器加上少量內(nèi)存形成一個微系統(tǒng)； 四個微系統(tǒng)和一個可編程的本地內(nèi)存控制器組成一個子系統(tǒng)；多個子系統(tǒng)通過片上網(wǎng)絡連接和內(nèi)存控制器組成一個Smart Memory芯片。

    斯坦福研究者設計Smart Memories以有效地支持各種編程模型，將應用程序運行在模型上以實現(xiàn)最佳性能及/或簡化編程。Smart Memories可重新配置其存儲系統(tǒng)支持以下三種主要的存儲接入模型：

共享存儲/多線程編程模型提供程序設計師基于CACHE一致性協(xié)議的共享存儲環(huán)境。

流編程模型專門針對高性能數(shù)據(jù)并行應用，如多媒體和DSP。

事務編程模型相對于使用不同的線程可提供更簡單的方法進行并行應用。