Achronix Speedster系列產(chǎn)品將FPGA性能提高三倍
Achronix與合成技術(shù)廠商合作推出了與Speedster系列兼容的業(yè)界標(biāo)準(zhǔn)工具與技術(shù)方案。設(shè)計(jì)人員可充分利用現(xiàn)有的Verilog與VHDL設(shè)計(jì)方案。Achronix CAD環(huán)境可支持Synopsys(此前為Synplicity)的Synplify Pro以及Mentor Graphics的Precision Synthesis工具,以滿足RTL綜合需求。此外,Achronix CAD環(huán)境還針對(duì)物理實(shí)施、性能優(yōu)化、定時(shí)分析、仿真、調(diào)試以及器件編程提供了必需工具。
Speedster系列FPGA采用Achronix的picoPIPE專利加速技術(shù),可提高數(shù)據(jù)在FPGA架構(gòu)中的傳輸速度。如果沒(méi)有全局時(shí)鐘,picoPIPE將采用簡(jiǎn)單的握手協(xié)議來(lái)高效地控制數(shù)據(jù)流,從而大幅提高性能,同時(shí)還使用適用于設(shè)計(jì)入門的標(biāo)準(zhǔn)RTL以及常用的FPGA工具。這種創(chuàng)新型技術(shù)與10.3Gbps串行器/解串器(SerDes)結(jié)合,有助于提高系統(tǒng)吞吐量,而且還可配合集成DDR2/DDR3控制器支持高速存儲(chǔ)器接口,因此Speedster產(chǎn)品系列的I/O速度能夠完全與其內(nèi)核性能相匹配。該產(chǎn)品采用TSMC的65納米G+ CMOS工藝制造。