40納米工藝是目前半導(dǎo)體產(chǎn)業(yè)最先進(jìn)的量產(chǎn)工藝之一。臺(tái)積公司系于今年三月份對(duì)外公布40納米泛用型及40納米低耗電工藝相關(guān)計(jì)劃時(shí)程，其中40納米泛用型工藝適用于高效能的產(chǎn)品應(yīng)用，例如中央處理器、繪圖處理器、游戲機(jī)、網(wǎng)絡(luò)、可程序化邏輯門陣列（FPGA）以及硬盤驅(qū)動(dòng)芯片等產(chǎn)品應(yīng)用；40納米低耗電量工藝則適用于通訊基頻芯片、應(yīng)用處理器、可攜式消費(fèi)產(chǎn)品以及無(wú)線通訊產(chǎn)品等應(yīng)用。

美商AMD公司資深副總裁暨繪圖產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman表示，40納米工藝是使得繪圖芯片及其它半導(dǎo)體組件更具成本效益的重要關(guān)鍵，特別是在2009年。臺(tái)積公司量產(chǎn)40納米工藝，是AMD與臺(tái)積公司長(zhǎng)久以來(lái)共同成功量產(chǎn)先進(jìn)工藝的又一里程碑。

美商Altera公司全球營(yíng)運(yùn)和工程資深副總裁Bill Hata表示，現(xiàn)今芯片設(shè)計(jì)人員所面臨的挑戰(zhàn)是如何在增加產(chǎn)品功能的同時(shí)不增加產(chǎn)品耗電。Altera推出業(yè)界最先進(jìn)的40納米可程序化邏輯組件(Programmable Logic Device)，芯片設(shè)計(jì)人員可以藉此在現(xiàn)有的耗電規(guī)格范圍內(nèi)，快速地進(jìn)行組件整合及實(shí)現(xiàn)產(chǎn)品創(chuàng)新。

美商N(yùn)VIDIA公司營(yíng)運(yùn)資深副總Debora Shoquist 表示，高效能繪圖芯片對(duì)不同產(chǎn)業(yè)的重要性將會(huì)與日俱增，而臺(tái)積公司40納米泛用型工藝所提供的優(yōu)勢(shì)，能使得繪圖芯片的設(shè)計(jì)開(kāi)發(fā)不斷地突破可能的限制進(jìn)而更上層樓。

臺(tái)積公司全球業(yè)務(wù)暨行銷副總陳俊圣表示，就滿足臺(tái)積公司廣大客戶群技術(shù)需求的角度而言，我們于此時(shí)成功量產(chǎn)40納米泛用型及40納米低耗電工藝，可以說(shuō)是最適當(dāng)?shù)臅r(shí)機(jī)，這也將有助于半導(dǎo)體產(chǎn)業(yè)以及其它產(chǎn)業(yè)的創(chuàng)新，走出目前經(jīng)濟(jì)的低谷。

臺(tái)積公司40納米泛用型及40納米低耗電工藝都已經(jīng)通過(guò)工藝驗(yàn)證，也按原訂計(jì)劃產(chǎn)出首批芯片，并在今年10月份隨著客戶產(chǎn)品進(jìn)入量產(chǎn)通過(guò)了產(chǎn)品驗(yàn)證。如同臺(tái)積公司其它世代工藝，不論是40納米泛用型工藝或是低耗電工藝，都可以搭配混合信號(hào)、射頻以及嵌入式內(nèi)存工藝，以滿足多種不同的產(chǎn)品應(yīng)用。

臺(tái)積公司先進(jìn)技術(shù)事業(yè)資深副總劉德音表示，臺(tái)積公司成功量產(chǎn)40納米工藝，又再一次展現(xiàn)我們一但提出量產(chǎn)時(shí)程就必定按時(shí)推出的承諾，也再次大幅領(lǐng)先競(jìng)爭(zhēng)對(duì)手。

目前多家客戶已經(jīng)采用臺(tái)積公司經(jīng)過(guò)工藝驗(yàn)證的設(shè)計(jì)參考流程9.0版來(lái)充分利用40納米泛用型及40納米低耗電工藝所提供的種種優(yōu)勢(shì)。設(shè)計(jì)參考流程9.0 版納入許多創(chuàng)新的低耗電技術(shù)及工具，也提供芯片設(shè)計(jì)人員直覺(jué)式的半世代產(chǎn)品設(shè)計(jì)方法，無(wú)須針對(duì)不同設(shè)計(jì)工具多次自行訂定工藝微縮參數(shù)，而是可以直接取得微縮相關(guān)參數(shù)，將原本以45納米設(shè)計(jì)準(zhǔn)則進(jìn)行設(shè)計(jì)的產(chǎn)品，直接微縮至40納米。此外，設(shè)計(jì)參考流程9.0 版也進(jìn)一步強(qiáng)化了時(shí)序分析、以統(tǒng)計(jì)分析為基礎(chǔ)的設(shè)計(jì)以及可制造性設(shè)計(jì)功能。

臺(tái)積公司40納米泛用型及40納米低耗電工藝的芯片閘密度（Raw gate density）最多可達(dá)65納米工藝的2.35倍。與65納米泛用型工藝相較，在相同的漏電流水準(zhǔn)下，40納米泛用型工藝的效能增加幅度可達(dá)30%；如果是在相同的運(yùn)轉(zhuǎn)速度情況下，其漏電流減少幅度則可達(dá)70%。此外，其操作功耗減少幅度則可達(dá)45%。另一方面，與65納米低耗電工藝相較，在相同的運(yùn)轉(zhuǎn)速度情況下，40納米低耗電工藝的漏電流減少幅度可達(dá)46%，操作功耗減少幅度可達(dá)50%，此一工藝也創(chuàng)下業(yè)界SRAM單位元面積僅有0.242平方微米以及宏尺寸最小的紀(jì)錄。