盡管FPGA陣營一路高唱凱歌在眾多市場趕走了ASIC/ASSP，但是有一個最重要的領域——下一代網絡的最核心處，包括在下一代無線基站和下一代100G光纖匯聚網絡的最核心的處理器領域，仍是大型ASIC/ASSP占了上峰，因為后者的低功耗，因為后者的強大處理能力。而在目前的工藝下，如果FPGA要做到如大型ASIC一樣的處理能力，功耗是絕對不能達到客戶要求的。

不過，F(xiàn)PGA廠商賽靈思的這個夢想就快實現(xiàn)了，因為他們攜手TSMC已開發(fā)出28nm基于高K介電金屬柵電極工藝的最新一代FPGA，在這個最先進的工藝下設計出的FPGA比前代FPGA產品功耗下降50%，并且比競爭對手采用標準28nm工藝的FPGA器件功耗也要下降50%，從而可使他們設計出更大規(guī)模的FPGA，同時具有客戶要求的低功耗?！百愳`思最新的28nm低功耗FPGA甚至可以作為單個器件支持1Tbps高端交換結構或者單個器件支持400G OTN線卡，直接在有線通信的最核心取代ASIC。” 賽靈思全球高級副總裁兼亞太區(qū)執(zhí)行總裁湯立人表示。這也是賽靈思首次攜手TSMC，之前賽靈思的主要代工廠商為UMC，東芝以及三星。賽靈思與TSMC的此次攜手，可以說打破了FPGA市場的供應鏈格局，因為之前賽靈思+UMC，Altera+TSMC已成為業(yè)界默認的供應方式，彼此相安多年。此次賽靈思在最新一代工藝上選擇TSMC，棄UMC也是不得已而為之，因為在最新一代的工藝研發(fā)上，UMC比TSMC要晚一個世代。不過，次此Altera長期合作的親密伙伴TSMC與自己的勁敵攜手，定讓其心里不是滋味。最難受的是，TSMC與賽靈思的合作采用了與Altera不一樣的工藝。

“客戶向賽靈思反映，他們在單個 FPGA 中集成更多功能時，考慮的重要因素就是PCB（印制電路板）級的系統(tǒng)功耗，只有這個問題解決了，才能把此前在大型ASIC或多個 ASSP 上實施的應用轉向 FPGA 。降低 FPGA 功耗就相當于簡化電源系統(tǒng)要求，降低材料清單 (BOM) 成本，因為低功耗 FPGA 減少了對冷卻風扇、散熱片及其它電源管理技術的依賴，有助于保持系統(tǒng)冷卻。如同所有半導體一樣，降低 FPGA 中的晶片溫度，自然也會提高器件的可靠性?！睖⑷藢Ρ究硎荆霸谧隽舜罅康姆治鲅芯亢?，我們決定采用這種能大大降低功耗的高K電金屬柵電極工藝來實現(xiàn)28nm的FPGA產品，它可使得靜態(tài)功耗降低一半，同時我們還利用架構的創(chuàng)新（即選擇更合適的晶體管和多柵極氧化層技術）降低了動態(tài)功耗。這一項目可以說是我們向TSMC主動提出來的，我們一起研發(fā)了2年多，將首個在FPGA領域推出?！背?strong>TSMC外，在28nm低功耗工藝方面，賽靈思還將與三星代工合作。

與28nm高介電金屬柵電極工藝同時推出的還有賽靈思的另一個創(chuàng)舉：統(tǒng)一FPGA架構，這將終結多年來兩條不同的FPGA架構帶給客戶的復雜性，使得客戶不論是從高端向低端遷移（比如大批量生產時降成本需求，現(xiàn)在就有用戶希望在大批量生產時由Spartan替代Virtex），或者是由低端向高端遷移（功能增加需求）都變得更簡單，可大大簡化客戶在新一代系統(tǒng)器件間的移植。統(tǒng)一架構還能以更低的 IP 開發(fā)成本支持響應速度更快、更龐大的生態(tài)系統(tǒng)，以及實現(xiàn) “可插接 IP ”的愿景。這種創(chuàng)新的即插即用IP平臺意味著賽靈思及其生態(tài)合作伙伴共同開發(fā)的 IP技術變得更加簡便易用，從而促進了賽靈思通過目標設計平臺加速創(chuàng)新、降低成本的戰(zhàn)略目標。

“統(tǒng)一架將基于Virtex的ASMBL? 架構來實現(xiàn)。統(tǒng)一架構主要是由于兩方面因素推動，一是越來越多Spartan的客戶需要更多的I/O，嵌入更多的功能和更高的性能，這已與Virtex的性能接近；二是28nm工藝的開發(fā)需要巨大的成本，如果兩條架構同時開發(fā)需要巨大的投入。統(tǒng)一架構的策略使得成本得到控制?！睖⑷私忉?，“這也正是為什么ASIC/ASSP廠商越來越少的原因，因為他們更是玩不起28nm的工藝，只有極少數(shù)銷售量巨大的ASIC/ASSP廠商才可能玩得起?！彼e例道，比如45nm的工藝上開發(fā)一顆ASSP需要投入6100萬美元，這也就表示ASSP廠商必須單顆芯片年銷售額在3億美元以上才能收回成本，這種市場機會已很少，除了手機、電視等消費電子市場其它已無可能。

所以，此次賽靈思的新一代28nm FPGA是想一箭雙雕：低功耗將助它進入有線/無線通信網絡的最核心處，擊跨ASIC的最后一個堡壘；而統(tǒng)一架構則是要在大批量出貨的市場，讓客戶在采用FPGA設計后，批量生產時不再轉向ASIC，直接轉向低端的、成本優(yōu)惠的FPGA，食到最后的勝利果實。