[導讀]全球最大的電信設備商思科今年早些時候稱，隨著智能手機和平板電腦等移動智能終端的快速普及，未來全球移動數(shù)據流量預計將從2011年的0.6EB(Exabyte)激增到2016年的10.8EB，數(shù)據量規(guī)模擴大17倍之多。為了滿足越來越高
全球最大的電信設備商思科今年早些時候稱，隨著智能手機和平板電腦等移動智能終端的快速普及，未來全球移動數(shù)據流量預計將從2011年的0.6EB(Exabyte)激增到2016年的10.8EB，數(shù)據量規(guī)模擴大17倍之多。為了滿足越來越高的移動數(shù)據流量和傳輸速度對系統(tǒng)的需求，減少芯片體積的同時進一步提升性能，IC封裝的復雜性也在不斷升級，以硅通孔(TSV)技術為基礎的各種芯片堆疊封裝工藝應運而生，包括3D IC、3D WLCSP、2.5D介質層工藝等。
日前在由香港科技園公司和香港應用科技研究院聯(lián)合舉辦的“3D IC研討會”上，來自香港應科院、臺灣工研院及美國、日本、法國和德國等地的技術專家共同研討了3D TSV技術的發(fā)展前景，就發(fā)展該技術所面對的挑戰(zhàn)、解決方案及對現(xiàn)有生態(tài)系統(tǒng)的影響進行了交流。
移動智能終端繁榮3D IC
對于堆疊器件的3D封裝工藝而言，TSV是一種被廣為看好的新興技術解決方案。該方案通過在芯片和芯片之間、晶圓和晶圓之間制造垂直通孔，實現(xiàn)芯片之間的互連。與系統(tǒng)級堆疊封裝技術SiP相比，TSV結合微凸塊，去掉了引線，能夠在三維方向使得堆疊密度最大、外形尺寸最小，并且大大改善了芯片速度和低功耗性能，因此被視作是繼引線鍵合、TAB和倒裝芯片之后的第四代封裝互連技術。
3D WLCSP是當前能高效整合小尺寸光電組件如CMOS影像傳感器等的首選解決方案，同時也是目前最成熟的3D TSV平臺。據市場調研機構Yole Developpement估計，2011年該市場規(guī)模大約為2.7億美元，其中有超過90%來自于低端和低分辨率CMOS影像傳感器(通常指CIF、VGA、1MPx/2MPx傳感器等)。
移動智能終端正在成為3D IC產業(yè)最主要的推動力。Yole Developpement首席技術官Pascal Viaud預測稱，3D TSV芯片產業(yè)正在以10倍于整個半導體市場發(fā)展速度的增速爆發(fā)式成長，截至2017年將達到380億美元的市場規(guī)模。從終端產品形態(tài)分布來看，智能手機、平板電腦、筆記本電腦將分別以42%、14%、5%的份額占據市場前三甲。
2.5D克服疊加過程熱效應
盡管如此，3D IC依然有很多棘手的技術難題有待突破。賽靈思公司全球高級副總裁湯立人指出，3D IC目前最大的挑戰(zhàn)在于熱效應。他解釋說，器件工作時會產生熱量，不同的芯片受熱后其膨脹系數(shù)是不同的，當把兩片芯片堆疊在一起，如果一個膨脹快，一個膨脹慢，芯片與芯片之間就會產生很大的應力。硅通孔也會有應力存在，同樣會影響周圍晶體管的性能。特別是對于模擬IC來說，散熱更是一個影響性能的大問題。
據了解，目前能真正實現(xiàn)3D封裝的主要是存儲器和MEMS，因為這類器件面臨的發(fā)熱等問題小一些，而要想實現(xiàn)不同的復雜邏輯IC之間的真正3D封裝，至少還需要2~3年的時間。在此之前，透過中介層連接芯片與基板I/O的2.5D IC不失為一個有效的過渡技術。
賽靈思與臺積電合作推出的業(yè)界首款異構3D FPGA Virtex-7 2000T即采用了2.5D IC技術。湯立人介紹說，該器件采用并排式芯片布局，將四個相同的、經ASMBL架構優(yōu)化的FPGA Slice并排排列在硅中介層上。Slice之間擁有超過10,000個過孔走線，時延僅為1ns，然后再通過微凸塊將硅片連接至硅中介層，構建了相當于容量達2,000萬門ASIC的可編程邏輯器件。由于采用的是大量低延時芯片間互連，并連接至球形柵格陣列，避免了3D垂直硅片堆疊方法出現(xiàn)的熱效應問題。
香港應科院史訓清博士提醒與會者道：“除了熱效應之外，3D TSV技術還面臨一大挑戰(zhàn)，那就是晶圓的設計開發(fā)周期。由于3D IC工藝復雜性和集成度的提高，原有EDA工具性能是否可以同時跟上、會不會延長產品設計周期等，都是設計人員需要考慮的問題。”
湯立人對此表示，賽靈思的異構3D FPGA已經充分考慮到了這一點，其Vivado設計套件可自動將設計分配到FPGA芯片中，無需任何用戶干預。如果需要，用戶也可在特定FPGA芯片中進行邏輯布局規(guī)劃。如果用戶沒有要求，軟件工具可讓算法智能地在FPGA芯片內放置相關邏輯，并遵循芯片間和芯片內的連接和時序規(guī)則。
供應鏈垂直整合加劇
3D IC的興起同樣對半導體供應鏈產生了深遠影響，從IDM到無晶圓廠設計公司和晶圓代工廠，從半導體封測廠到基板與電路裝配制造商，一場變革正在悄然進行中。Viaud指出，隨著工藝復雜性和集成度的提高，特別是在進入3D IC階段之后，過去那種分散獨立、僵硬的IDM模式正在受到快速變化、高度復雜的新一代先進封裝技術的挑戰(zhàn)。
少數(shù)領先公司如臺積電正在扮演產業(yè)整合者的角色，涵蓋邦定、封裝、組裝、測試垂直整合服務以滿足2.5D/3D IC規(guī)模商用化所帶來的供應鏈挑戰(zhàn)。在未來，能夠提供“Full IDM”模式的工廠如臺積電、英特爾、意法半導體和三星等將會備受青睞。作為替代解決方案，更多的公司則必須抱團自救，以更加開放的“虛擬IDM” 生態(tài)系統(tǒng)與之相抗衡。
據Yole預測，整個3D TSV的半導體封裝、組裝和測試市場在2017年將達到95億美元。其中，包括TSV蝕刻填充、布線、凸塊、晶圓測試和晶圓級組裝在內的中段晶圓處理部分，市場規(guī)模預計可達38億美元。另外，后段的組裝和測試部分如3D IC模塊等，預估將達57億美元。
史訓清博士對此表示認同，他說：“無論是晶圓代工廠、PCB加工企業(yè)，還是IC原廠，未來都會向著一種集中的形態(tài)并肩前進，2015年之后全球將只有兩種模式存在，一種是臺積電模式(實體IDM)，一種就是虛擬IDM系統(tǒng)的形式?！?BR>
會議結束之際，湯立人留下了一個值得深思的問題：“3D TSV對供應鏈的最大挑戰(zhàn)在于產品性能缺陷從過去的責任清晰變得難以界定，晶圓制作和封裝到底哪個環(huán)節(jié)該為良率負責？”這同樣是3D TSV產業(yè)發(fā)展帶來的新問題。
日前在由香港科技園公司和香港應用科技研究院聯(lián)合舉辦的“3D IC研討會”上，來自香港應科院、臺灣工研院及美國、日本、法國和德國等地的技術專家共同研討了3D TSV技術的發(fā)展前景，就發(fā)展該技術所面對的挑戰(zhàn)、解決方案及對現(xiàn)有生態(tài)系統(tǒng)的影響進行了交流。
移動智能終端繁榮3D IC
對于堆疊器件的3D封裝工藝而言，TSV是一種被廣為看好的新興技術解決方案。該方案通過在芯片和芯片之間、晶圓和晶圓之間制造垂直通孔，實現(xiàn)芯片之間的互連。與系統(tǒng)級堆疊封裝技術SiP相比，TSV結合微凸塊，去掉了引線，能夠在三維方向使得堆疊密度最大、外形尺寸最小，并且大大改善了芯片速度和低功耗性能，因此被視作是繼引線鍵合、TAB和倒裝芯片之后的第四代封裝互連技術。
3D WLCSP是當前能高效整合小尺寸光電組件如CMOS影像傳感器等的首選解決方案，同時也是目前最成熟的3D TSV平臺。據市場調研機構Yole Developpement估計，2011年該市場規(guī)模大約為2.7億美元，其中有超過90%來自于低端和低分辨率CMOS影像傳感器(通常指CIF、VGA、1MPx/2MPx傳感器等)。
移動智能終端正在成為3D IC產業(yè)最主要的推動力。Yole Developpement首席技術官Pascal Viaud預測稱，3D TSV芯片產業(yè)正在以10倍于整個半導體市場發(fā)展速度的增速爆發(fā)式成長，截至2017年將達到380億美元的市場規(guī)模。從終端產品形態(tài)分布來看，智能手機、平板電腦、筆記本電腦將分別以42%、14%、5%的份額占據市場前三甲。
2.5D克服疊加過程熱效應
盡管如此，3D IC依然有很多棘手的技術難題有待突破。賽靈思公司全球高級副總裁湯立人指出，3D IC目前最大的挑戰(zhàn)在于熱效應。他解釋說，器件工作時會產生熱量，不同的芯片受熱后其膨脹系數(shù)是不同的，當把兩片芯片堆疊在一起，如果一個膨脹快，一個膨脹慢，芯片與芯片之間就會產生很大的應力。硅通孔也會有應力存在，同樣會影響周圍晶體管的性能。特別是對于模擬IC來說，散熱更是一個影響性能的大問題。
據了解，目前能真正實現(xiàn)3D封裝的主要是存儲器和MEMS，因為這類器件面臨的發(fā)熱等問題小一些，而要想實現(xiàn)不同的復雜邏輯IC之間的真正3D封裝，至少還需要2~3年的時間。在此之前，透過中介層連接芯片與基板I/O的2.5D IC不失為一個有效的過渡技術。
賽靈思與臺積電合作推出的業(yè)界首款異構3D FPGA Virtex-7 2000T即采用了2.5D IC技術。湯立人介紹說，該器件采用并排式芯片布局，將四個相同的、經ASMBL架構優(yōu)化的FPGA Slice并排排列在硅中介層上。Slice之間擁有超過10,000個過孔走線，時延僅為1ns，然后再通過微凸塊將硅片連接至硅中介層，構建了相當于容量達2,000萬門ASIC的可編程邏輯器件。由于采用的是大量低延時芯片間互連，并連接至球形柵格陣列，避免了3D垂直硅片堆疊方法出現(xiàn)的熱效應問題。
香港應科院史訓清博士提醒與會者道：“除了熱效應之外，3D TSV技術還面臨一大挑戰(zhàn)，那就是晶圓的設計開發(fā)周期。由于3D IC工藝復雜性和集成度的提高，原有EDA工具性能是否可以同時跟上、會不會延長產品設計周期等，都是設計人員需要考慮的問題。”
湯立人對此表示，賽靈思的異構3D FPGA已經充分考慮到了這一點，其Vivado設計套件可自動將設計分配到FPGA芯片中，無需任何用戶干預。如果需要，用戶也可在特定FPGA芯片中進行邏輯布局規(guī)劃。如果用戶沒有要求，軟件工具可讓算法智能地在FPGA芯片內放置相關邏輯，并遵循芯片間和芯片內的連接和時序規(guī)則。
供應鏈垂直整合加劇
3D IC的興起同樣對半導體供應鏈產生了深遠影響，從IDM到無晶圓廠設計公司和晶圓代工廠，從半導體封測廠到基板與電路裝配制造商，一場變革正在悄然進行中。Viaud指出，隨著工藝復雜性和集成度的提高，特別是在進入3D IC階段之后，過去那種分散獨立、僵硬的IDM模式正在受到快速變化、高度復雜的新一代先進封裝技術的挑戰(zhàn)。
少數(shù)領先公司如臺積電正在扮演產業(yè)整合者的角色，涵蓋邦定、封裝、組裝、測試垂直整合服務以滿足2.5D/3D IC規(guī)模商用化所帶來的供應鏈挑戰(zhàn)。在未來，能夠提供“Full IDM”模式的工廠如臺積電、英特爾、意法半導體和三星等將會備受青睞。作為替代解決方案，更多的公司則必須抱團自救，以更加開放的“虛擬IDM” 生態(tài)系統(tǒng)與之相抗衡。
據Yole預測，整個3D TSV的半導體封裝、組裝和測試市場在2017年將達到95億美元。其中，包括TSV蝕刻填充、布線、凸塊、晶圓測試和晶圓級組裝在內的中段晶圓處理部分，市場規(guī)模預計可達38億美元。另外，后段的組裝和測試部分如3D IC模塊等，預估將達57億美元。
史訓清博士對此表示認同，他說：“無論是晶圓代工廠、PCB加工企業(yè)，還是IC原廠，未來都會向著一種集中的形態(tài)并肩前進，2015年之后全球將只有兩種模式存在，一種是臺積電模式(實體IDM)，一種就是虛擬IDM系統(tǒng)的形式?！?BR>
會議結束之際，湯立人留下了一個值得深思的問題：“3D TSV對供應鏈的最大挑戰(zhàn)在于產品性能缺陷從過去的責任清晰變得難以界定，晶圓制作和封裝到底哪個環(huán)節(jié)該為良率負責？”這同樣是3D TSV產業(yè)發(fā)展帶來的新問題。
下載文檔
