最近一段時(shí)間Intel承受了很多爭(zhēng)議乃至非議，這個(gè)即將滿五十周歲的老牌半導(dǎo)體公司似乎要輸給三星、臺(tái)積電這些后輩了。

要知道，臺(tái)積電當(dāng)初做代工也是得到了Intel悉心指導(dǎo)的，沒(méi)想到現(xiàn)在被臺(tái)積電、三星各種領(lǐng)先，特別是10nm工藝節(jié)點(diǎn)被這兩家甩開。

普通人之所以有這樣的認(rèn)識(shí)，其實(shí)根源在于半導(dǎo)體知識(shí)太復(fù)雜。Intel在半導(dǎo)體制造領(lǐng)域依然具有極強(qiáng)的實(shí)力，他們的10nm工藝晶體管密度要比三星、臺(tái)積電的7nm工藝還要好，就是難產(chǎn)了點(diǎn)。

在許多人的認(rèn)知里，三星、臺(tái)積電超越Intel很大程度上是都被XXnm的數(shù)字迷惑了，表面上看7nm比10nm先進(jìn)，10nm比14nm先進(jìn)，但背后代表的半導(dǎo)體技術(shù)太復(fù)雜，早就不是線寬所能代表的了。

三星、臺(tái)積電在16/14nm FinFET節(jié)點(diǎn)上第一次超越Intel，嘗到了營(yíng)銷上的甜頭，所以后面的工藝命名有很多營(yíng)銷成分，比如16nm優(yōu)化下就成了12nm工藝，14nm優(yōu)化下成了12nm LP工藝，相比之下Intel只敢叫14nm、14nm+、14nm++等等，要老實(shí)很多。

當(dāng)老實(shí)人的代價(jià)就是會(huì)吃虧，即便是在10nm節(jié)點(diǎn)，三星、臺(tái)積電后面還會(huì)衍生出8nm之類的工藝，讓人看的眼花撩亂，摸不清來(lái)龍去脈。

對(duì)于這個(gè)問(wèn)題，Intel早前也表示過(guò)他們的無(wú)奈，也反擊過(guò)這種衡量工藝的水平，推出了全新的公式：

在這個(gè)公式中，Intel認(rèn)為衡量半導(dǎo)體工藝的重要指標(biāo)是晶體管密度，上面具體算的過(guò)程大家就不要管了，反正是行業(yè)內(nèi)認(rèn)識(shí)才會(huì)關(guān)注的。

在這樣的形勢(shì)下，Intel對(duì)比其他家公司工藝時(shí)就有了優(yōu)勢(shì)了，去年的制造日會(huì)議上，Intel就對(duì)比過(guò)其他家公司的工藝情況：

14nm工藝的情況

先說(shuō)14nm工藝，別看Intel直到現(xiàn)在都在縫縫補(bǔ)補(bǔ)14nm工藝，但是與其他家對(duì)比優(yōu)勢(shì)明顯，晶體管密度是20nm工藝的134%，而其他兩家只不過(guò)說(shuō)104%、109%。

10nm節(jié)點(diǎn)工藝對(duì)比

10nm節(jié)點(diǎn)上，Intel表示他們的10nm工藝晶體管密度達(dá)到了100MTr/mm2，就是每平方毫米1億個(gè)晶體管，是14nm工藝的兩倍多。

那么與其他家的對(duì)比呢?Semiwiki日前討論到了三星的10nm、8nm以及7nm工藝情況，其中10nmm工藝的晶體管密度是55.10MTr/mm2，8mm是64.4MTr/mm2，7nm工藝也不過(guò)101.23MTr/mm2。

原文稱，三星這個(gè)晶體管密度比之前計(jì)算的Intel 10nm工藝密度要低，比Globalfoundries、臺(tái)積電的7nm工藝晶體管密度要略高一些。

換句話說(shuō)，Intel的10nm工藝晶體管密度就相當(dāng)于三星、臺(tái)積電、GF的7nm工藝了，表面上看落后了一代甚至兩代，但是Intel在技術(shù)指標(biāo)上實(shí)際上要比他們領(lǐng)先。

所以這是不怪Intel郁悶，不是他們不努力，而是對(duì)手太狡猾，先聲奪人在工藝命名上奪得優(yōu)勢(shì)了。

Intel無(wú)力回天，反正那些投資者、分析師們也不去關(guān)注這些技術(shù)細(xì)節(jié)，問(wèn)的都是你們的10nm為什么難產(chǎn)呢?

為什么難產(chǎn)?Intel也解答不出來(lái)，大概是因?yàn)樗麄儜蚜艘粋€(gè)哪吒吧，出生時(shí)間就要比別人多兩年。