王怡蘋／新竹 智慧型手機引領市場潮流，低功耗、低成本成為IC設計重點，半導體材料的進化也成為趨勢，絕緣層上覆矽(SOI)晶圓供應商Soitec則針對28以至11奈米先進制程，發(fā)展全耗盡(FD)技術的SOI晶圓，可降低IC功耗、并節(jié)省后續(xù)晶圓制程；Soitec也將尋求更多技術合作伙伴，以拓展整體SOI晶圓的市場，目標為讓FD SOI晶圓成為市場主流。

Soitec企業(yè)行銷戰(zhàn)略部高級副總裁王碩仁表示，隨著主導市場的電子產(chǎn)品改變，對于IC的需求也截然不同，過去主導市場潮流的是PC，高效能(high performance)受到重視，對功耗則較少著墨，但今天主導市場的是智慧型手機(Smartphone)，受到電池限制，在效能之外，節(jié)能、低功耗(low power)和低成本(low cost)更為重要，因此各IC設計公司在設計IC時也越來越重視低功耗及低成本等特性，當整個市場跟隨此趨勢，作為半導體材料的矽晶圓，也可因應此需求做出進化。

Soitec為全球最大半導體用SOI晶圓供應商，即在晶圓上覆蓋1層氧化層，以改變晶圓的導電性等特性，最大優(yōu)點為可為晶圓廠客戶節(jié)省部分制程，目前全球SOI晶圓市場每年約200萬片，Soitec占其中約70%市占率，另外30%則由合作伙伴信越半導體占有；以臺灣市! 場而言，Soitec的SOI晶圓則有80~90%市占率。

Soitec以原有的SOI晶圓為基礎，發(fā)展全耗盡(FD)技術產(chǎn)品線，對于28奈米甚至更先進的14、11奈米世代的平面和3維電晶體(FinFET)均有對應產(chǎn)品，Soitec表示，F(xiàn)D產(chǎn)品的好處在于可減少30%的功耗，并節(jié)省20~25%的制程步驟，在28奈米及更先進制程中，每1步的設備花費都比起過去的0.13mm昂貴得多，因此節(jié)省制程便是減少投資成本，在finFET的生產(chǎn)上，也可節(jié)省約1年的開發(fā)時間，在如今上市時間(time to market)便是一切的市場來說，降低開發(fā)時間是相當重要的。