創(chuàng)意 (3443)今(3)日宣布，在28nm晶片驗證IP陣容中新增DDR3-2133/LPDDR2復(fù)合PHY與Controller IP。而創(chuàng)意全新的復(fù)合式IP將使用臺積電 (2330)的28nm HPM制程，提供PHY、控制器與DDR系統(tǒng)完整的解決方案。
創(chuàng)意指出，新的IP面積比功能類似的40nm IP小20%，十分適用于需要高頻寬DDR3-2133、并以臺積電的28nm HPM先進制程技術(shù)為目標的設(shè)計。
創(chuàng)意總經(jīng)理賴俊豪表示，考慮到昂貴的28nm開發(fā)成本，設(shè)計人員無不尋求將更多功能塞進最小的面積的可能性，而創(chuàng)意這個全新的PHY與控制器復(fù)合式IP，不但滿足上述需求，也同時能讓客戶使用臺積電最先進的制程技術(shù)。
他也強調(diào)，提供彈性客制化IC服務(wù)(Flexible ASIC Services)的關(guān)鍵在于能否提供SoC整合，特別是對于開發(fā)65nm以下先進制程技術(shù)晶片的設(shè)計人員而言，如今不但可以取得創(chuàng)意的高效能自有與第三方IP陣容，現(xiàn)在并可擴及于全新的28nm DDR3-2133/LPDDR2復(fù)合式IP。
創(chuàng)意表示，創(chuàng)意的自有IP涵蓋高速SerDes、DDR、資料轉(zhuǎn)換器、JPEG及NAND 快閃記憶體控制器，而創(chuàng)意的IP結(jié)合了絕佳彈性與效能，能夠?qū)崿F(xiàn)高價值和高效能SoC。當現(xiàn)成IP無法滿足客戶需求時，創(chuàng)意則會進行積體電路的客制化，以滿足功能、功耗與面積的要求。