法國(guó)研究機(jī)構(gòu)CEA-Leti日前宣布，對(duì)產(chǎn)業(yè)界和學(xué)術(shù)界的研究夥伴推出 3D 封裝平臺(tái)和服務(wù)，并將之稱為制造3D互連產(chǎn)品的‘成熟’制程技術(shù)。
CEA-Leti提供的‘Open 3D’平臺(tái)涵蓋了 3D 設(shè)計(jì)、布局、互連、TSV格式(TSV formation)、元件組裝、可靠性測(cè)試和最終的封裝。

其3D封裝技術(shù)是Leti的團(tuán)隊(duì)在法國(guó)Grenoble的微米奈米科技中心Minatec中開(kāi)發(fā)完成。該平臺(tái)提供的技術(shù)包括矽穿孔(TSV)技術(shù)、晶圓微凸塊、重新分配層(redistribution of layers, RDL)、焊點(diǎn)底層冶金(under-bump metallurgy)、暫時(shí)貼合(temporary bonding)、薄化(thinning)和剝離(debonding)等。這種Open 3D平臺(tái)可用于具有大量晶粒的主動(dòng)式晶圓，以及用于執(zhí)行矽中介層(silicon interposer)之互連功能的被動(dòng)式晶圓。

預(yù)計(jì)該服務(wù)將可應(yīng)用在生命科學(xué)、醫(yī)療電子、航太、消費(fèi)應(yīng)用、國(guó)防和安全、基礎(chǔ)研究等領(lǐng)域。

據(jù)Leti表示，新服務(wù)能讓客戶以少量的合格晶圓來(lái)驗(yàn)證其設(shè)計(jì)概念，或是依制程技術(shù)的限制去移動(dòng)帶有較大量合格晶圓的原型，以控制制造成本、縮短開(kāi)發(fā)周期，滿足客戶需求。

“我們的合作夥伴將包含實(shí)驗(yàn)室、大學(xué)和國(guó)際研究機(jī)構(gòu)，以及無(wú)晶圓廠晶片公司和利基市場(chǎng)制造商、系統(tǒng)整合業(yè)者等，”Leti CEO Laurent Malier表示。

CEA-Leti 和 ST-Ericsson 、意法半導(dǎo)體(ST)和 Cadence 合作開(kāi)發(fā)智慧手機(jī)用的3D堆疊應(yīng)用處理器Wioming，這款處理器即采用了wide I/O DRAM。而臺(tái)積電(TSMC)也正在開(kāi)發(fā)名為‘COWOS’的自有3DIC封裝系統(tǒng)，‘COWOS’的全文為‘chip on wafer on substrate’。

編譯： Joy Teng

(參考原文： CEA-Leti opens 3-D IC packaging service，by Peter Clarke)