繼四年前首度啟用HKMG工藝制作商用處理器之后，全球最大的半導(dǎo)體廠(chǎng)商Intel又一次站在了業(yè)界前列，這一次他們用實(shí)際行動(dòng)宣告與傳統(tǒng)的平面型晶體管技術(shù)徹底告別。如先前外界所預(yù)料的那樣，本周三Intel舉辦了一次新聞發(fā)布會(huì)，會(huì)上Intel高管Mark Bohr宣布Intel在22nm制程處理器中全面啟用tri-gate晶體管技術(shù)，他并表示tri-gate晶體管技術(shù)的啟用可以極大地減小晶體管的工作電壓(51CTO推薦閱讀：首個(gè)3D晶體管 英特爾技術(shù)實(shí)現(xiàn)重大突破)。

Bohr稱(chēng)：“轉(zhuǎn)向立體型晶體管設(shè)計(jì)的最大好處是管子的工作電壓和漏電流可以較大幅度地減小。”另外，他還表示制造tri-gate晶體管所用的晶圓成本僅比傳統(tǒng)平面型晶體管高2-3%左右。

PS:Intel口中的tri-gate其實(shí)與人們通常所說(shuō)的Finfet本質(zhì)相同，有關(guān)tri-gate技術(shù)與Finfet技術(shù)讀者可參考本站的這篇簡(jiǎn)介文章。

Bohr，Intel高級(jí)副總裁 Bill Holt以及架構(gòu)總經(jīng)理Dadi Perlmutter三人共同展示了在實(shí)際運(yùn)行中的服務(wù)器，臺(tái)式機(jī)以及筆記本，這些設(shè)備上均裝用了22nm制程的Ivy Bridge處理器，這款處理器產(chǎn)品將于明年早些時(shí)候正式上市。

全面而非部分啟用tri-gate技術(shù)：

與之前人們猜想的情況有所不同，Bohr在發(fā)布會(huì)上稱(chēng)Intel的22nm制程處理器中所有的晶體管均采用tri-gate制作，而此前人們猜想的情況是僅有SRAM部分采用了tri-gate，而邏輯電路部分仍采用傳統(tǒng)的平面型晶體管結(jié)構(gòu)。另外，Bohr還透露在Intel的22nm制程處理器中，有些部分的晶體管電路采用了6鰭設(shè)計(jì)（在Finfet中，F(xiàn)in即鰭的部分相當(dāng)于平面型晶體管中的溝道），而有些部分的晶體管電路則僅采用2鰭設(shè)計(jì)，舉例而言，SRAM晶體管部分的晶體管結(jié)構(gòu)便于邏輯晶體管的結(jié)構(gòu)有所不同，在tri-gate的基礎(chǔ)上做出了一些改動(dòng)。

另外Bohr還表示，Intel在14nm節(jié)點(diǎn)仍將繼續(xù)使用tri-gate晶體管技術(shù)，不過(guò)屆時(shí)Intel可能會(huì)進(jìn)一步增加tri-gate晶體管中鰭部分的高度，以增強(qiáng)管子的性能，另外芯片內(nèi)含的晶體管密度也將比22nm節(jié)點(diǎn)大幅增加。

Bohr透露，Intel早已決定要在22nm節(jié)點(diǎn)放棄50年來(lái)人們一直在使用的平面型晶體管技術(shù)。Intel的tri-gate晶體管技術(shù)其實(shí)屬于Finfet的一種變種，采用這種結(jié)構(gòu)的晶體管其溝道垂直與襯底，溝道的三個(gè)面則被三個(gè)柵極圍繞，這種結(jié)構(gòu)可以增強(qiáng)柵極對(duì)溝道的控制作用，從而進(jìn)一步提升管子的電流驅(qū)動(dòng)能力和省電性能。

tri-gate晶體管的性能提升：
  

與Intel目前最好的32nm制程工藝比較，22nm制程立體型晶體管工作電壓Vdd僅0.7v，平面型晶體管則很難達(dá)到這樣的工作電壓水品，同時(shí)管子的性能則比前者提升37%。同時(shí)，管子的延遲時(shí)間可以在輸入電壓比32nm制程低0.2v（即0.8V）的條件下保持在原有的水平。

他說(shuō)：“22nm制程tri-gate技術(shù)的晶體管性能基本與32nm制程一致，但輸入電壓僅0.8V，比后者的1.0V更低，這樣工作狀態(tài)下管子的功耗可減小50%以上。”

tri-gate與平面型體硅及FDSOI技術(shù)的優(yōu)劣對(duì)比：

會(huì)上Bohr還簡(jiǎn)要介紹了一些晶體管器件物理學(xué)方面的知識(shí)。據(jù)他介紹，由于平面型體硅晶體管的襯底部分存在微小電壓，因此很難優(yōu)化管子的亞閥值（sub-threshold，臺(tái)灣人的說(shuō)法是次臨界，即晶體管的柵電壓低于門(mén)限電壓的情況）性能。而FDSOI器件雖然可以解決這個(gè)問(wèn)題，但是制造FDSOI器件的超薄體SOI晶圓成本太高。在談到由意法半導(dǎo)體等公司主推的超薄體SOI技術(shù)時(shí)，Bohr則稱(chēng)由于這種SOI晶圓的埋入氧化層與其頂部超薄硅層之間的距離非常小，因此對(duì)超薄體SOI晶圓的制造技術(shù)提出了非常高的要求。

“雖然已經(jīng)有人制造出這種超薄體SOI晶圓，但是其價(jià)格太高，而且制造難度也很大。”他并表示Intel認(rèn)為這種超薄體SOI晶圓的最終成本可能會(huì)（比常規(guī)SOI）高出10%。與此類(lèi)似，F(xiàn)DSOI陣營(yíng)的成員也承認(rèn)超薄體SOI的成本相對(duì)較高，但是他們強(qiáng)調(diào)FDSOI可以降低所需的隔離結(jié)構(gòu)等的數(shù)量，因此FDSOI可以間接降低掩模板制作方面的成本，這里節(jié)省的成本則可以與晶圓增加的成本大致相抵。

Perlmutter則在會(huì)上表示，Intel的22nm產(chǎn)品輸入電壓將更低，而且同時(shí)與32nm平面型晶體管相比，22nmtri-gate晶體管功耗更低，晶體管面積則可減小一半左右。目前，Intel Atom系列SOC產(chǎn)品的使用率還不是很高，其主要的原因之一就是其對(duì)手基于ARM架構(gòu)的SOC功耗相對(duì)更低。Perlmutter表示Intel將盡快將22nmtri-gate制程引入到Atom系列產(chǎn)品上，并稱(chēng)轉(zhuǎn)換的步調(diào)要比從過(guò)去從45nm轉(zhuǎn)換到32nm的步調(diào)更快。

tri-gate技術(shù)在實(shí)際產(chǎn)品上將如何部署：

據(jù)Intel透露，最先使用22nmtri-gate技術(shù)制作的處理器產(chǎn)品將是雙核設(shè)計(jì)的Ivy Bridge處理器，不過(guò)Atom內(nèi)核的產(chǎn)品也非常需要22nmtri-gate技術(shù)。“Atom方面的需求是非常迫切的。22nmtri-gate技術(shù)不僅省電，而且還可以給Atom系列產(chǎn)品帶來(lái)更高的性能。”

VLSI Research市調(diào)公司的CEO Dan Hutcheson認(rèn)為此次Intel轉(zhuǎn)向tri-gate設(shè)計(jì)具有“歷史性的意義”，是50多年前Bob Noyce, Jack Kilby等人發(fā)明首款平面型晶體管之后的又一次重要變革。Gartner公司的分析師Dean Freeman則干脆表示：“Intel這次干的太漂亮了！”

盡早轉(zhuǎn)向Finfet技術(shù)“讓Intel找到了移動(dòng)設(shè)備市場(chǎng)的一個(gè)極好突破點(diǎn)，因?yàn)檫@種技術(shù)的省電性能極好，其性能表現(xiàn)則可以將ARM一族打得潰不成軍。”

其它廠(chǎng)商在Finfet方面的動(dòng)向：

除了Intel之外，ARM架構(gòu)SOC的代工大廠(chǎng)臺(tái)積電公司不久前也宣布會(huì)轉(zhuǎn)向Finfet技術(shù)，不過(guò)按他們此前宣布的計(jì)劃，要到14nm節(jié)點(diǎn)才會(huì)完成轉(zhuǎn)型。至于IBM及其合作伙伴，F(xiàn)reeman認(rèn)為他們同樣不太可能在14nm節(jié)點(diǎn)之前轉(zhuǎn)向Finfet技術(shù)。

 制作tri-gate晶體管的技術(shù)難點(diǎn)：

Gartner的分析報(bào)告稱(chēng)要實(shí)現(xiàn)Finfet技術(shù)，需要克服許多制造技術(shù)方面的難關(guān)。比如要制造出Finfet晶體管，要求光刻機(jī)的圖像對(duì)準(zhǔn)性能較好。“過(guò)去人們認(rèn)為只有采用EUV光刻機(jī)才有可能制造出Finfet晶體管，不過(guò)由于ASML或者尼康生產(chǎn)的193nm液浸式光刻機(jī)具有極高的套準(zhǔn)精度(overlay)，因此也有可能采用這種光刻機(jī)制造出Finfet晶體管。”

 

另外，盡管采用PIII(Plasma-immersion ion implantation)離子注入工藝可以實(shí)現(xiàn)，但如何保證Fin兩側(cè)漏源極側(cè)墻部位從上到下雜質(zhì)摻雜（目的是減小漏源極的電阻）密度的均勻性則是另外一個(gè)Finfet制造的難題。

此外，制造Finfet結(jié)構(gòu)時(shí)蝕刻Fin時(shí)如何保證Fin側(cè)壁的粗糙度控制在一定的水平之內(nèi)則是另一個(gè)難題。