根據(jù)臺(tái)積電最新技術(shù)藍(lán)圖，2009年32納米制程將放量生產(chǎn)，22納米制程則于2011年投產(chǎn)。臺(tái)積電研發(fā)副總孫元成指出，32納米制程之后晶體管成本快速增加，投入18吋(450mm)晶圓或許是進(jìn)一步降低成本方法之一，但預(yù)計(jì)最快要到2014年才會(huì)嶄露頭角。他表示，微顯影技術(shù)仍是扮演延續(xù)摩爾定律推手角色，但未來(lái)必須跨越功耗及成本2大障礙。

目前臺(tái)積電在40及45納米制程，分別于泛用型制程(GP)及低功耗制程(LP)，成功量產(chǎn)繪圖芯片、智能型手機(jī)基頻芯片及全球首款現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)芯片，盡管半導(dǎo)體業(yè)者進(jìn)入32納米制程采用HKMG(High-K Metal Gate)技術(shù)尚未臻成熟，但臺(tái)積電已成功采用，并將于2009年放量生產(chǎn)，下一世代22納米制程量產(chǎn)將落于2011年，至于15納米制程則落于2013年。

臺(tái)積電、三星電子(Samsung Electronics)、英特爾(Intel)是目前半導(dǎo)體業(yè)推動(dòng)18吋晶圓的3家業(yè)者，孫元成認(rèn)為，從過(guò)去歷史軌跡看來(lái)，8吋晶圓生命周期高峰在1994~2004年之間，12吋晶圓則約落于2004~2014年之間，預(yù)料未來(lái)18吋晶圓亦將有類(lèi)似的世代交替，但18吋晶圓得同時(shí)配合微顯影、HKMG、連接線、3D、基板等技術(shù)共同配合。他強(qiáng)調(diào)，盡管經(jīng)濟(jì)情勢(shì)嚴(yán)峻，臺(tái)積電將更著重于技術(shù)研發(fā)，而發(fā)展更大尺寸芯片，將有助于壓低芯片成本。

值得注意的是，微顯影是攸關(guān)晶體管線寬能否再縮小、半導(dǎo)體摩爾定律能否延續(xù)的關(guān)鍵，臺(tái)積電表示，摩爾定律延續(xù)下去必須“Go Green！”，跨越功耗、成本2大前進(jìn)障礙，以功耗問(wèn)題來(lái)說(shuō)，半導(dǎo)體業(yè)者紛透過(guò)系統(tǒng)設(shè)計(jì)架構(gòu)來(lái)解決，包括提高芯片密度、晶體管設(shè)計(jì)、連接線與3D、硅穿孔(TSV)等多重方式來(lái)協(xié)助解決。

在成本方面，晶體管成本下滑幅度出現(xiàn)減緩現(xiàn)象，1993~2003年成本復(fù)合下降率約29%，2003~2018年降幅卻僅26%，先進(jìn)制程技術(shù)成本愈來(lái)愈高，尤其在32納米制程之后，成本快速暴增。臺(tái)積電認(rèn)為，曝光技術(shù)可延續(xù)摩爾定律2代壽命，但微顯影技術(shù)必須跟得上未來(lái)電晶體、連接線創(chuàng)新腳步，并考慮成本問(wèn)題，例如雙重曝光微顯影技術(shù)成本是原本浸潤(rùn)式顯影2倍之多。