近日，Altera在北京對(duì)媒體舉辦了2012年終回顧，Altera市場(chǎng)部經(jīng)理劉斌不但總結(jié)了Altera在2012年取得的成就，同時(shí)Altera技術(shù)支持團(tuán)隊(duì)以實(shí)際demo為例，展示了Altera產(chǎn)品是如何做到創(chuàng)新與高性能的。

以下是Altera劉斌的演講，有刪改。

今天主題叫做“成功的28納米產(chǎn)品”，其中包括了我們?nèi)€產(chǎn)品，其中最重要的一點(diǎn)是我們?cè)?strong>28納米的FPGA產(chǎn)品，包括高端的Stratix，中端的Arria，低端的Cyclone都已經(jīng)進(jìn)入量產(chǎn)和發(fā)貨階段。而且從試產(chǎn)到量產(chǎn)的階段是有史以來最快的。

我們?cè)?8納米產(chǎn)品全面進(jìn)入量產(chǎn)的同時(shí)，我們也兌現(xiàn)了28納米上面實(shí)現(xiàn)一些技術(shù)創(chuàng)新的承諾，比如我們?cè)跇I(yè)界最先推出來28G的收發(fā)器在FPGA中的集成，我們也最先得到PCIe第三代硬核的支持，在Stratix V的芯片里。我們提供了一個(gè)新的技術(shù)方向叫做CVP，支持FPGA通過PCIe協(xié)議進(jìn)行加載的方法，在整個(gè)行業(yè)里也是領(lǐng)先的。

在2012年我們也同時(shí)宣布了20納米上的路標(biāo)，既向行業(yè)承諾邁向管芯融合的新步伐。除了率先推出這些技術(shù)的指標(biāo)及產(chǎn)品，Altera還向業(yè)界提供了一些獨(dú)一無二的解決方案。

第一個(gè)是針對(duì)SoC以及嵌入式系統(tǒng)，我們是業(yè)界唯一推出基于ARM DS-5的Altera定制版本FPGA的處理工具，叫ARM DS-5的Altera版本。

針對(duì)SoC FPGA，大家理解在FPGA行業(yè)里面，集成更多的處理器，集成更多的其他功能是一個(gè)發(fā)展方向，在這方面我們的領(lǐng)先地位主要是通過架構(gòu)上進(jìn)行創(chuàng)新，在架構(gòu)上提供一些更優(yōu)越的特性來實(shí)現(xiàn)。SoC的FPGA的Altera的體系架構(gòu)我們下面會(huì)有詳細(xì)的內(nèi)容介紹。而這顆芯片現(xiàn)在已經(jīng)開始向客戶進(jìn)行供貨了。

第二個(gè)事件是Altera公司前瞻性地投入到OpenCL的發(fā)展領(lǐng)域，我們提供了OpenCL最新的Beta軟件，針對(duì)一些新的市場(chǎng)領(lǐng)域，新的市場(chǎng)應(yīng)用而言，它可以提供一個(gè)比較高的系統(tǒng)性能，也讓工程師可以用很快的時(shí)間進(jìn)入到應(yīng)用FPGA做計(jì)算加速的應(yīng)用場(chǎng)景里面。

第三，是Altera在收發(fā)器技術(shù)上一直是處于長(zhǎng)期持續(xù)性的技術(shù)優(yōu)勢(shì)。在收發(fā)器上我們提供最高的數(shù)據(jù)速率，最低的功耗水平，同時(shí)我們也提供一些特殊的或者是更高級(jí)的信號(hào)轉(zhuǎn)型的功能。通過這些功能我們可以有效地支持客戶在一些復(fù)雜、困難的場(chǎng)景里面進(jìn)行應(yīng)用。

如果看2012年在我們產(chǎn)品上的重要目標(biāo)和重要的里程碑，這個(gè)圖表上面，靠上面一側(cè)是芯片方面的重要發(fā)布。Stratix V的產(chǎn)品大家知道在2011年4、5月份的時(shí)候我們開始提供工程樣片，這也是28納米整個(gè)行業(yè)里面比較早的。在2012年第一季度我們這個(gè)高端系列進(jìn)入到量產(chǎn)的階段，這個(gè)過程大概花了不到一年的時(shí)間，在以往歷史也是最快的一次，所以28納米產(chǎn)品快速地進(jìn)入成熟，是我們重要的一個(gè)成績(jī)。

有了在高端產(chǎn)品上的基礎(chǔ)之后，Arria的產(chǎn)品在2012年8、9月份的時(shí)候進(jìn)入到量產(chǎn)階段，相對(duì)于它的工程樣片，最早一顆是在2011年11、12月份，這個(gè)過程大概花了三個(gè)季度的時(shí)間，比Stratix V更快。如果看低端的Cyclone V，從它的工程樣片到它的量產(chǎn)芯片的過程，大概只花了6個(gè)月的時(shí)間。所以這是我們一代產(chǎn)品利用一個(gè)工藝節(jié)點(diǎn)向前演進(jìn)的過程中我們不斷地學(xué)習(xí)，不斷地改善。

實(shí)際上我們的驅(qū)動(dòng)力是來自于用戶強(qiáng)烈的需求，非常快的要求就是客戶希望我從以前的產(chǎn)品中演進(jìn)到最新工藝技術(shù)、最新的節(jié)點(diǎn)上。在Stratix V上面我們一年以內(nèi)就達(dá)到了工程樣片到量產(chǎn)芯片的轉(zhuǎn)移，我們并不只是說把生產(chǎn)能力提升到量產(chǎn)過程。實(shí)際上我們有了量產(chǎn)能力之后，我們可以向市場(chǎng)提供更多的價(jià)值，比如我可以在量產(chǎn)芯片，在有批量的情況下，針對(duì)一些場(chǎng)景做特殊的驗(yàn)證和測(cè)試，然后我們提出基于批量產(chǎn)品的特征報(bào)告。

舉個(gè)例子，如果我們?cè)诒嘲暹B接的場(chǎng)景下面，在出廠測(cè)試的時(shí)候沒有辦法進(jìn)行測(cè)試的，因?yàn)槟阈枰研酒b到板子上，你也需要有背板的環(huán)境，也需要有溫度循環(huán)，做整個(gè)系統(tǒng)集成之后，我們才可以進(jìn)行相關(guān)的測(cè)試。但我們有了批量的芯片，我們做了成批的板子出來，把放到測(cè)試環(huán)境中，得到一個(gè)批量數(shù)據(jù)回來，我們也是這個(gè)行業(yè)里面現(xiàn)在獨(dú)一一家可以真正提供這樣批量數(shù)據(jù)的廠商。我們的用戶當(dāng)然從中可以得到很多的價(jià)值。

我們?cè)?012年年以的時(shí)候有SoC工程樣片發(fā)布，就是我們今天帶來的技術(shù)演示。在2013年的時(shí)候我們這個(gè)產(chǎn)品也會(huì)逐步進(jìn)入量產(chǎn)。Arria V或者Cyclone V的全面量產(chǎn)，基本上在今年上半年就會(huì)結(jié)束。Stratix V已經(jīng)開始量產(chǎn)了。

在軟件方面或者是開發(fā)工具方面來講我們每年都有Quartus的新的發(fā)布，當(dāng)然Quartus 12.0和12.1目標(biāo)是來支持28納米的產(chǎn)品，所以你必須有軟件，才能讓FPGA很好地工作起來。這是我們?cè)赒uartus上的一個(gè)重要目標(biāo)并且得到實(shí)現(xiàn)的。

另外我們剛剛提過的兩個(gè)獨(dú)有的Altera的特殊的投入產(chǎn)出，一個(gè)是在去年四季度的時(shí)候我們?cè)跇I(yè)界首款推出了支持FPGA開開發(fā)的OpenCL的開發(fā)工具，這樣對(duì)底層不是非常了解的客戶，就可以非?？斓亻_發(fā)利用FPGA做計(jì)算加速的功能。另外在跟ARM的合作來講，我們利用ARM的DS-5自適應(yīng)的開發(fā)套件提供了一個(gè)Altera的版本，這個(gè)在整個(gè)ARM的各個(gè)伙伴中講我們是獨(dú)一的一家。向我們用戶提供的是資源最豐富、功能對(duì)豐富的開發(fā)套件。

Stratix V在今天的用戶環(huán)境里面，特別是在我們中國(guó)用戶身上，我們現(xiàn)在的基數(shù)是非常高的。我們目標(biāo)的市場(chǎng)原來在有線通訊100G、40G甚至400G這樣一些高端的數(shù)據(jù)通信或者是光互聯(lián)，在這些方面的一些要求。在這些方面來講，我們目前的市場(chǎng)接受度是非常非常高的，因?yàn)镾tratix V已經(jīng)證明自己在高端FPGA具有領(lǐng)先的優(yōu)勢(shì)。包括數(shù)據(jù)中心，大規(guī)模的運(yùn)算場(chǎng)景等應(yīng)用中，Stratix V同樣得到很多的應(yīng)用。

Arria V作為中端的產(chǎn)品，我們最早推出來Arria GT的型號(hào)。在中端產(chǎn)品向高端產(chǎn)品過渡的時(shí)候，我們有些客戶對(duì)于中端的產(chǎn)品有些特別的要求，他要求我們?cè)谔峁┓浅８叩男阅艿耐瑫r(shí)也能夠提供一個(gè)相對(duì)比較好的成本的水平。所以我們?cè)谌ツ曜隽艘粋€(gè)很重要的決定，我們?cè)贏rria V上面增加了一個(gè)系列叫做Arria V GZ，作為填補(bǔ)中端應(yīng)用向高端應(yīng)用之間所存在的縫隙，這個(gè)過程會(huì)被Arria V GZ所填補(bǔ)。這個(gè)產(chǎn)品非常快的時(shí)間進(jìn)入量產(chǎn)，實(shí)際上它跟GX和GT一樣，都是現(xiàn)在我們Arria V的量產(chǎn)型號(hào)。Arria V整體來講差不多有超過四分之三的型號(hào)都已經(jīng)在量產(chǎn)，各種各樣的組合，各種各樣的封裝，所以實(shí)際上是一個(gè)非常成熟的產(chǎn)品。

Arria V的應(yīng)用場(chǎng)景主要在于我們的廣播或者廣播系統(tǒng)，或者我們的無線系統(tǒng)或者是基帶或者是射頻系統(tǒng)里面。這些方面用戶需要比較高的效能，同時(shí)他也需要成本和功耗的平衡，所以Arria V的目標(biāo)主要是提供在功耗、成本和性能方面均平衡的一款產(chǎn)品。

Cyclone V作為我們期待的最大規(guī)模的市場(chǎng)容量的產(chǎn)品。這個(gè)產(chǎn)品客戶的要求是盡快好用，我們大概6個(gè)月的時(shí)間里面就完成了從最早的芯片到量產(chǎn)的過程，向客戶提供最低的成本以及最低的功耗。它現(xiàn)在被廣泛地應(yīng)用在遠(yuǎn)端射頻模塊這種無線上面的射頻單元上面，包括我們?cè)谝恍┢渌男袠I(yè)，一些工業(yè)方面其他的應(yīng)用領(lǐng)域里面都有我們的應(yīng)用。

除了高中低端的FPGA之外，我們也在考慮怎么樣擴(kuò)展FPGA的應(yīng)用領(lǐng)域。第一個(gè)能夠想到的最直觀的答案就是SoC的產(chǎn)品。Arria V或者是Cyclone V我們都會(huì)有SoC產(chǎn)品，大家看到我們圖表上寫出來的Cyclone V的SoC是第一顆已經(jīng)開始提供芯片、提供解決方案的這么一個(gè)系列。這個(gè)系列成長(zhǎng)非?？?，原因是我們?cè)跇I(yè)界提供虛擬目標(biāo)品臺(tái)，我們給客戶的價(jià)值是你在你的硬件系統(tǒng)還沒有準(zhǔn)備之前，沒有好之前，我就可以允許你開始希望軟件的研發(fā)和開發(fā)，將來可以無縫地過渡到硬件系統(tǒng)里面。實(shí)際上我們自己就是一個(gè)最好的例子，我們就利用了這樣的優(yōu)勢(shì)，所以當(dāng)Cyclone V SoC芯片出來之后，我們的軟件和IP已經(jīng)相當(dāng)程度上準(zhǔn)備好了，以最快的速度，我們說起來可能是在一天或者是幾天之內(nèi)的時(shí)間里就完成了整個(gè)新的一代新片、新的板子、新的操作系統(tǒng)啟動(dòng)的過程。所以這個(gè)就利用了我們的工具，利用了我們提供給客戶的價(jià)值，實(shí)際上也是我們自己在內(nèi)部研發(fā)過程中所得到的價(jià)值。

所以這個(gè)產(chǎn)品上面講，我們目標(biāo)市場(chǎng)是傳統(tǒng)上FPGA會(huì)涉及但是可能沒有辦法完全解決問題的那些市場(chǎng)，甚至是全新的市場(chǎng)。我們這邊舉了個(gè)例子，在馬達(dá)控制方面，我們相信SoC FPGA應(yīng)該會(huì)給我們帶來更多的新的市場(chǎng)應(yīng)用。

總結(jié)我們?cè)?8納米產(chǎn)品上的技術(shù)應(yīng)用，實(shí)際上我們發(fā)現(xiàn)Altera的優(yōu)勢(shì)在幾個(gè)方面。第一個(gè)在我們產(chǎn)品技術(shù)革新上面，我們有性能，有功耗方面的優(yōu)勢(shì)。另外我們也在不斷地考慮在新的市場(chǎng)上拓展，提出一些新的產(chǎn)品形態(tài)出來。考慮到產(chǎn)品的性能或者是功耗，我們這邊也有一些例子來說明。

第一個(gè)我們今天的實(shí)體真實(shí)里面會(huì)有28G的收發(fā)器的展示，這邊是指的芯片間互聯(lián)的收發(fā)器。這種收發(fā)器我們是第一個(gè)向市場(chǎng)提供量產(chǎn)的芯片，可以支持28G的收發(fā)器進(jìn)入量產(chǎn)的過程。它在行業(yè)應(yīng)用里面支持最新的CFP2新的光模塊，相對(duì)原來傳統(tǒng)的CFP的光模塊，可以在功耗和成本上同時(shí)會(huì)有一個(gè)很大的成本降低，對(duì)于客戶來講是非常新、非常必要的應(yīng)用。

在Stratix V上面我們也提供14.1G的背板連接。14.1G是Altera獨(dú)有的速率，我們從600兆直接支持到14.1G，相對(duì)我們競(jìng)爭(zhēng)對(duì)手來講它的速度會(huì)高一段，高一段意味著你可以覆蓋一些新的應(yīng)用場(chǎng)景。如果大家看到我們最近在中國(guó)網(wǎng)站上的新聞發(fā)布，我們?cè)诔墒焓袌?chǎng)上有一些新的應(yīng)用的例子，這些例子來自以我們?cè)谑瞻l(fā)器上面覆蓋新的協(xié)議的支持。當(dāng)然我們后面有一些高級(jí)的特性，有一些產(chǎn)品測(cè)量測(cè)試的方法，但是最根本地來講我們?cè)诹慨a(chǎn)芯片的級(jí)別上，就是我們今天反復(fù)強(qiáng)調(diào)給大家的，在量產(chǎn)芯片的級(jí)別上向大家提供這些優(yōu)勢(shì)。所以這些不是只是在實(shí)驗(yàn)室環(huán)境給客戶的一個(gè)簡(jiǎn)單的例子，而是說我們?cè)谂康乃缴舷蚩蛻暨M(jìn)行保證。

[!--empirenews.page--]

有了批量的產(chǎn)品水平，實(shí)際上我們還可以多做一些新的附加價(jià)值的方式。比如Stratix V上面，我們?yōu)榱吮ＷC同樣性能的情況下，向客戶提供一個(gè)跟低功耗的版本，我們的用戶不需要修改它的系統(tǒng)，但是可以降低系統(tǒng)運(yùn)行的功耗，使得整個(gè)系統(tǒng)運(yùn)行的成本更低。這個(gè)是我們?cè)赟tratix V上面提供的一個(gè)新的級(jí)別，是一個(gè)低功耗的產(chǎn)品。

如果說在收發(fā)器方面的優(yōu)勢(shì)，我想大家已經(jīng)看到類似的東西了，就是我們Altera的優(yōu)勢(shì)在哪里?在于我們通過十來年收發(fā)器研發(fā)團(tuán)隊(duì)的積累，大家知道模擬相關(guān)的設(shè)計(jì)通常需要很多的經(jīng)驗(yàn)。我們?cè)?003年向市場(chǎng)發(fā)布了第一代Stratix I GX產(chǎn)品系列，提供我們最早集成收發(fā)器產(chǎn)品。到后面一代代過來，一直到2010年我們向市場(chǎng)推出它的測(cè)試芯片，支持到我們新的28納米的收發(fā)器上面，到我們現(xiàn)在可以提供量產(chǎn)芯片。我們很快會(huì)提供向下一代演進(jìn)的收發(fā)器，收發(fā)器技術(shù)會(huì)不停地向前演進(jìn)，我們也會(huì)利用自己的資源、自己的經(jīng)驗(yàn)不斷地讓這個(gè)市場(chǎng)得到最新收發(fā)器的技術(shù)。

在28納米的產(chǎn)品上面，收發(fā)器的特點(diǎn)在于它其實(shí)適應(yīng)了市場(chǎng)最新的要求，背板技術(shù)需要從3G、6G的平臺(tái)轉(zhuǎn)移到10G或者是10G以上的過程，在這個(gè)過程里面，我們針對(duì)于實(shí)際以太網(wǎng)的背板標(biāo)準(zhǔn)，我們把它的速率提升到12.5G，目前在市場(chǎng)上也是最高的支持速率。達(dá)到這個(gè)目標(biāo)，采用的一些技術(shù)包括在發(fā)送側(cè)、接收側(cè)做了一些均衡器，來改變面向背板的信號(hào)水平功能，發(fā)送的預(yù)加重，接收的線性均衡，或者是決策反饋均衡。對(duì)于客戶來講一個(gè)特別有意義的功能在于，因?yàn)槟阌辛诉@么多均衡器在收發(fā)器的結(jié)構(gòu)里，實(shí)際上你從電路板上很難提取一個(gè)眼圖信號(hào)說我的通道的質(zhì)量是不是夠好，所以我們?cè)诰馄髦蟾郊恿艘粋€(gè)管芯儀表，我們叫做IQ的功能，我可以在我的FPGA已經(jīng)對(duì)于通道的信號(hào)衰弱進(jìn)行補(bǔ)償之后，再把它的眼圖取出來，讓用戶有一個(gè)了解說我通道質(zhì)量到底是不是夠好，我是不是有足夠的預(yù)量讓我的系統(tǒng)更安全地運(yùn)行。所以這個(gè)技術(shù)其實(shí)是行業(yè)發(fā)展的方向，越來越多的管芯儀表會(huì)集成在FPGA或者是其他的芯片里。

在性能演進(jìn)的過程中，其實(shí)客戶不停地需要你必須要提供一個(gè)足夠好的功耗水平。如果和我們最接近的競(jìng)爭(zhēng)對(duì)手相比，我們的收發(fā)器除了性能本身比較好之外，我們也會(huì)提供一個(gè)更低的功耗，這邊有一個(gè)直觀的圖表對(duì)比，可以看到在不同的數(shù)據(jù)處理上面，我們會(huì)提供高達(dá)50%甚至更高的功耗的節(jié)省水平，這個(gè)是很重要的技術(shù)優(yōu)勢(shì)。如果我們考慮到客戶的具體應(yīng)用，大家要理解實(shí)際上今天應(yīng)用場(chǎng)景里面會(huì)有非常多的高速的收發(fā)器會(huì)使用到，即使在一個(gè)通道上面你的節(jié)省大概是幾十個(gè)毫瓦的功耗，如果你10個(gè)通道、20個(gè)通道，比如說60個(gè)、80個(gè)通道，我們能夠節(jié)省的功耗是非常非常多的，你這邊只是給得到一個(gè)簡(jiǎn)單的案例，如果基于一個(gè)100G的背板接口，你實(shí)際上可以拿到相當(dāng)于30%的功耗節(jié)約在這收發(fā)器上面。

討論完性能和功耗上面的優(yōu)勢(shì)之后，我希望在這邊給大家一個(gè)簡(jiǎn)單的介紹，就是我們新的技術(shù)領(lǐng)域、新的產(chǎn)品形態(tài)的發(fā)展。

第一個(gè)最重要的當(dāng)然是SoC FPGA，SoC FPGA目前我們已經(jīng)開始發(fā)售Cyclone V的第一個(gè)器件，110K邏輯單元的器件，這個(gè)器件就像我們今天展示的，實(shí)際上它的進(jìn)展是非常快的，用戶已經(jīng)可以很快地在上面開發(fā)他們自己的系統(tǒng)。我們講過Cyclone V SoC FPGA的技術(shù)優(yōu)勢(shì)在于我們提供了一個(gè)特殊的或者是更先進(jìn)的架構(gòu)，架構(gòu)上面的優(yōu)勢(shì)比如說我們提供32位的ECC，如果你是嵌入式系統(tǒng)，安全保護(hù)會(huì)是很重要的用戶要考慮的問題。

32位ECC現(xiàn)在保護(hù)了用戶數(shù)據(jù)的完整性。在存儲(chǔ)器接口上面，這些控制器上面我們也內(nèi)置了存儲(chǔ)器的保護(hù)功能，保護(hù)我的數(shù)據(jù)完整性，保護(hù)應(yīng)用的高可靠性。

我們?cè)赟oC FPGA里面提供了非常靈活的啟動(dòng)方式，你可以允許SoC，就是我們ARM處理器系統(tǒng)先啟動(dòng)，然后加載FPGA，你也可以允許我的FPGA先加載，然后不在乎我的存儲(chǔ)處理器的系統(tǒng)，這是Altera的特點(diǎn)。所以用戶的系統(tǒng)可以定制得非常靈活，靈活性正好也是我們FPGA向產(chǎn)業(yè)提供的最重要的價(jià)值。我們還有一個(gè)很重要的特點(diǎn)，我們有集成PCIe硬核在低端的SoC產(chǎn)品里面。我們有非常多的用戶喜歡這一點(diǎn)，因?yàn)樵诤芏鄳?yīng)用領(lǐng)域里面PCIe作為你的控制通道，非常好控制，不需要很高的速率，但是你可以很容易地跟其他系統(tǒng)進(jìn)行互聯(lián)。

這邊列出來的幾點(diǎn)是我們SoC FPGA在機(jī)構(gòu)上的獨(dú)到優(yōu)勢(shì)，也因?yàn)檫@一點(diǎn)有很多用戶非常喜歡我們SoC的產(chǎn)品，增長(zhǎng)得非常快。虛擬目標(biāo)這軟件我剛才已經(jīng)提過，我們建議我們的客戶用，我們自己也在用，極大地節(jié)省了我們開發(fā)時(shí)間，系統(tǒng)的速度非?？臁?/p>

其他的軟件還包括在Quartus上面我們推出新的Qsys的套件。Qsys的這個(gè)模塊主要是針對(duì)一個(gè)比較復(fù)雜的系統(tǒng)集成，所以我們?cè)贔PGA或者是SoC FPGA的開發(fā)過程中，可以利用Qsys這個(gè)軟件非?？斓匕迅鞣N各樣的IP組合起來，構(gòu)成一個(gè)系統(tǒng)級(jí)的解決方案。虛擬目標(biāo)我們剛才已經(jīng)提過了。Altera版的ARM DS-5，這個(gè)是業(yè)界獨(dú)有的東西，這是我們和ARM合作水平深度的證明。它是業(yè)界第一款，也是唯一一款FPGA自適應(yīng)的嵌入式軟件包。它的功能是非常非常豐富的，遠(yuǎn)遠(yuǎn)比一般的開發(fā)工具要豐富得多。

OpenCL是FPGA領(lǐng)域向新的領(lǐng)域擴(kuò)展的一個(gè)重要的里程碑。大家可能比較了解在這個(gè)行業(yè)里面云計(jì)算這樣非常熱的話題，實(shí)際上OpenCL就是面向云計(jì)算的非常重要的步驟。如果我們計(jì)算方面的開發(fā)者或者是產(chǎn)品經(jīng)理他們需要FPGA對(duì)于運(yùn)算進(jìn)行一些加速時(shí)候，不需要真正介入FPGA的細(xì)節(jié)，可以在很高層面的開發(fā)上完成，利用FPGA進(jìn)行加速整個(gè)開發(fā)過程，而且它是一個(gè)開放平臺(tái)。所以FPGA對(duì)于高層來講，對(duì)于處理器來講實(shí)際上是一個(gè)透明的過程，你可以非?？斓赝瓿烧麄€(gè)系統(tǒng)的構(gòu)架。

所以綜上我們比較短的時(shí)間過了一下在28納米上取得的成績(jī)，當(dāng)然2013年我們會(huì)完成整個(gè)28納米的輸出。而且我們也在考慮下一代的產(chǎn)品會(huì)是什么樣子。我相信大家看了這張圖，我們對(duì)下一代的產(chǎn)品，希望針對(duì)于硅片融合，就是管芯融合會(huì)有一個(gè)新的階段，這個(gè)階段里面可能包括我們圖上畫出的幾個(gè)方面。

我們有新一代的SoC，怎么樣把處理器集成到FPGA中。我們會(huì)有全新的DSP處理方面的改進(jìn)，比如我們針對(duì)于浮點(diǎn)運(yùn)算會(huì)有一些新的推動(dòng)。收發(fā)器方面來講當(dāng)然是更高的速率，更復(fù)雜的應(yīng)用場(chǎng)景。還有一個(gè)很重要的就是我們?cè)诳紤]3D封裝的技術(shù)，怎么樣可以讓更多不同架構(gòu)的IC集成在同一個(gè)封裝里面，向用戶提供一個(gè)既包含靈活性，也包含效率的這么一種新的芯片形式。當(dāng)然ASIC是我們?cè)诳吹囊粋€(gè)很重要的發(fā)展市場(chǎng)。還有我們剛才提過的OpenCL在2013年以及以后的時(shí)間里，我們會(huì)不停地推動(dòng)這個(gè)市場(chǎng)向新的領(lǐng)域進(jìn)行發(fā)展。

我們希望FPGA的市場(chǎng)可以擴(kuò)展得更大、更好一點(diǎn)。

Altera 2012 年在 28-nm 方面的重要里程碑包括：

 3 月，開始交付業(yè)界第一款高性能 28-nm Stratix® V FPGA，率先在眾多的應(yīng)用中實(shí)現(xiàn)了創(chuàng)新，其中包括 28Gb/s收發(fā)器、精度可調(diào)DSP模塊、PCIe Gen 3、協(xié)議實(shí)現(xiàn)配置(CvP)等

 9 月業(yè)界首次開始成品發(fā)售 28-nm FPGA 系列所有三種產(chǎn)品，包括Stratix® V、Arria® V和 Cyclone® V 器件，進(jìn)一步加強(qiáng)在 28-nm 領(lǐng)域的領(lǐng)導(dǎo)地位

 11 月，宣布業(yè)界首款支持 FPGA 的 OpenCL 工具——進(jìn)一步加速了 FPGA 在異構(gòu)系統(tǒng)中的應(yīng)用

 12 月，首次發(fā)售 28 nm SoC 器件，在一片器件中同時(shí)實(shí)現(xiàn)了雙核 ARM® Cortex™-A9 處理器系統(tǒng)和 FPGA 邏輯，彰顯在 SoC FPGA 架構(gòu)方面的領(lǐng)導(dǎo)地位

 聯(lián)合 ARM開發(fā)業(yè)界首款適合 FPGA 的嵌入式軟件開發(fā)工具包 —— Altera版 ARM® DS-5,實(shí)現(xiàn)了Altera SoC器件的FPGA自適應(yīng)調(diào)試功能

[!--empirenews.page--]

Altera 最新一代FPGA應(yīng)用Demo展示

• Stratix® V GT收發(fā)器信號(hào)完整性(SI)開發(fā)套件

o 業(yè)界唯一集成28Gb/s收發(fā)器的量產(chǎn)FPGA

o 可與 CFP2 光模塊實(shí)現(xiàn)互操作，從而支持實(shí)現(xiàn)下一代100-Gbps 網(wǎng)絡(luò)

通過一個(gè)示波器看28G的近端眼圖。當(dāng)然我們也會(huì)有一些噪聲的測(cè)量情況。另外我們下面還有一塊板子上面是我們28G的信號(hào)通過PCB走10個(gè)英寸長(zhǎng)度，還回以后可以檢測(cè)誤碼。所以這個(gè)利用我們管芯儀表功能，可以檢測(cè)我們通過一段PCB走線以后，回來的誤碼到底是什么樣的水平。

 

 

• Stratix V GX收發(fā)器信號(hào)完整性(SI)開發(fā)套件

o 唯一支持14.1Gbps背板的收發(fā)器

o 為電信號(hào)兼容性測(cè)試和互操作性分析提供了平臺(tái)

14.1G數(shù)據(jù)信號(hào)經(jīng)過背板的能力，大家看到那邊有兩塊子卡，通過SMA的變板連接到我的開發(fā)板上，構(gòu)成了一個(gè)還回通道。下面是走的30英寸的底板的長(zhǎng)度。加上兩側(cè)還有一些子卡出來。所以在14.1G上面，我們是業(yè)界真正提供這個(gè)數(shù)據(jù)速率的唯一一家FPGA的廠商，我們可以跨越一個(gè)比較長(zhǎng)的背板回來。這是我們背板的重要證明。

 

 

• Arria V GX 入門套件 和Arria V GX/GT/GZ FPGA 開發(fā)套件

o 提供了全面的設(shè)計(jì)環(huán)境，包括立即開發(fā)低成本 FPGA 應(yīng)用所需要的全部硬件和軟件，確保了產(chǎn)品的性能和功耗

o 提供最大帶寬，最低的總功耗來滿足遠(yuǎn)程射頻單元、10G/40G線路卡以及廣播演播設(shè)備等中端應(yīng)用

 

 

• 具有 PCIe 和DDR3 增強(qiáng)IP的 Cyclone V GX/GT開發(fā)套件

o 具有預(yù)驗(yàn)證 IP，可幫助最終用戶加速系統(tǒng)開發(fā)，減少更多邏輯單元

o 采用Avalon Memory Mapped架構(gòu)，自動(dòng)生成 PCIE TLP編/解碼邏輯，極大地縮短工程開發(fā)時(shí)間

Cyclone V的演示有一個(gè)很重要的要點(diǎn)，Cyclone V是低端芯片里面同時(shí)集成PCIe的硬核，也同時(shí)集成DDR3控制器的硬核。所以這個(gè)演示正好是PCIe和DDR3這兩個(gè)硬核的集合，通過DMA的方式讓它的流量達(dá)到最大，所以它主要是流量的演示。

 

 

• 低功耗、低成本Cyclone V SoC FPGA 開發(fā)套件

o 支持32 位糾錯(cuò)碼(ECC)，保證整個(gè)嵌入式系統(tǒng)的數(shù)據(jù)完整性

o 面向產(chǎn)品應(yīng)用包括無線通信、工業(yè)、視頻監(jiān)控、汽車和醫(yī)療設(shè)備市場(chǎng)等等市場(chǎng)

 

 

• FPGA業(yè)界首款軟件開發(fā)套件支持 OpenCL™ 開發(fā)環(huán)境

o 開放計(jì)算語言(OpenCL™)編程模型與Altera的并行FPGA體系結(jié)構(gòu)相結(jié)合，提高異構(gòu)平臺(tái)的并行處理能力。

o 滿足很多市場(chǎng)領(lǐng)域?qū)νㄟ^并行軟件編程來提高性能、加速產(chǎn)品面市的需求，包括計(jì)算機(jī)和存儲(chǔ)、軍事、醫(yī)療和廣播等市場(chǎng)

一個(gè)PC主機(jī)，里面插了一個(gè)基于PCIe的FPGA卡。它主要演示如何在高層設(shè)計(jì)上面利用CPU進(jìn)行運(yùn)算的，以及對(duì)FPGA進(jìn)行加速運(yùn)算，可以看到在圖像處理方面一個(gè)很大的性能差異，但這個(gè)還不是我們價(jià)值的全部。我們真正的價(jià)值在于從客戶開發(fā)角度出發(fā)，他其實(shí)不需要希望有一顆FPGA在里面，完全基于OpenCL的高層設(shè)計(jì)進(jìn)行開發(fā)。開發(fā)完成以后，我們的開發(fā)工具會(huì)自動(dòng)調(diào)用到FPGA的過程。它不需要知道了解VHDL語言，不需要知道怎么樣做持續(xù)終結(jié)的過程，都不需要，就可以非?？斓叵硎艿紽PGA加速的優(yōu)勢(shì)。所以這是在計(jì)算方面的重要的演進(jìn)。

 

 

 

[!--empirenews.page--]

 

關(guān)于Altera 28nm產(chǎn)品的Q&A

能否詳細(xì)介紹一下管芯融合技術(shù)?

管芯融合是Altera向業(yè)界提出來的我們的一個(gè)目標(biāo)，希望FPGA向客戶提供可編程性的同時(shí)，我們可以集成更多異構(gòu)的IC到同一個(gè)芯片里面?？蛻艏刃枰狥PGA有靈活性，也需要比如說ASIC來實(shí)現(xiàn)一些高效的處理，以及一些低功耗的要求，ASIC功耗都比較低，他有可能需要處理器，也可能需要數(shù)字信號(hào)處理，也可能需要有一些之前大家很感興趣的光互聯(lián)的互聯(lián)技術(shù)等等的。管芯融合是所有這些東西放到一起作為一個(gè)概念，我們會(huì)一代一代不停地演進(jìn)。28納米也包括管芯融合的技術(shù)，比如說我們SoC FPGA，20納米我們會(huì)有更多的集成。

Altera目前的3D集成技術(shù)進(jìn)展如何?

集成的一個(gè)基礎(chǔ)就是我們剛剛講過的3D封裝的技術(shù)。因?yàn)?D封裝可以允許我們?cè)诓煌墓杵g，不同的IC之間有更多的互聯(lián)的管腳，同時(shí)它也降低你互聯(lián)的功耗，也降低你互聯(lián)的成本，因?yàn)槟悴恍枰?qū)動(dòng)很遠(yuǎn)，你的成本可以得到降低。3D封裝其實(shí)是我們?cè)?0納米產(chǎn)品上看的一個(gè)非常非常重要的技術(shù)。大家比較熟悉的是我們跟TSMC有公開發(fā)布的芯片在晶圓上在基板上測(cè)試的引擎，這個(gè)測(cè)試的引擎已經(jīng)比較完備，我們已經(jīng)有樣片出來了。所以實(shí)際上它解除了我們?cè)谏a(chǎn)，在測(cè)試方面的后顧之憂。所以3D封裝技術(shù)本身在技術(shù)實(shí)踐上來講是已經(jīng)可以進(jìn)行的一件事情。

下一步怎么辦?在于我們面向的市場(chǎng)需求，到底要不什么樣的東西放到一起。我相信你們很快會(huì)看到我們新的產(chǎn)品形態(tài)，這個(gè)就是利用3D融合的技術(shù)。

從工程樣片到量產(chǎn)時(shí)間不短縮減的過程中，主要的挑戰(zhàn)或者是困難是什么?

在工程樣片向量產(chǎn)樣片進(jìn)行演進(jìn)的過程中，其實(shí)它的流程在每一代產(chǎn)品上是比較類似的，你要做類似的生產(chǎn)和測(cè)試等等的。但是每一代產(chǎn)品，每一個(gè)工藝節(jié)點(diǎn)的挑戰(zhàn)是不一樣的，因?yàn)槟悴粩嗟匮葸M(jìn)到新的工藝節(jié)點(diǎn)，有一些新的效應(yīng)可能在半導(dǎo)體生產(chǎn)過程中出現(xiàn)出來，你必須以非?？斓臅r(shí)間能夠反應(yīng)這樣新的變化。我們的優(yōu)勢(shì)在于我們跟TSMC有十幾、二十年的合作關(guān)系，我們真的了解我們的供應(yīng)商是什么樣子的，我們的合作伙伴是什么樣子的。他們也真的了解我們產(chǎn)品，我們研發(fā)的流程是什么樣的，可以使得我們的沉淀輸出超越我們競(jìng)爭(zhēng)對(duì)手。如果真的總結(jié)出來，這是我們發(fā)現(xiàn)的非常非常重要的優(yōu)勢(shì)，我們可以借助的。

2013年Altera下一代產(chǎn)品其中有一項(xiàng)是DSP，未來FPGA在計(jì)算方面有什么發(fā)展?

實(shí)際上DSP的融合我們剛剛提過，在2013年或者以后一直是我們看的其中一個(gè)希望選項(xiàng)，我們并沒有說出的產(chǎn)品一定是結(jié)合DSP處理器芯片的產(chǎn)品。在FPGA里面集合DSP的處理模塊已經(jīng)有很多年的過程。

在20納米宣布的過程里面，大家如果看到我們的新聞稿會(huì)發(fā)現(xiàn)，在20納米上面我們非常強(qiáng)調(diào)浮點(diǎn)運(yùn)算上面新的改善。浮點(diǎn)運(yùn)算的性能可能真的達(dá)到和定點(diǎn)運(yùn)算性能相接近的處理水平。這個(gè)在很多新的領(lǐng)域，比如運(yùn)算的領(lǐng)域，或者非常高速的數(shù)字信號(hào)處理領(lǐng)域里面，或者一些非?？焖俚剡M(jìn)入市場(chǎng)領(lǐng)域里面都會(huì)有很多的幫助，這個(gè)是已經(jīng)確認(rèn)的集合。

能否詳細(xì)介紹下管芯儀表技術(shù)

管芯儀表的意思是內(nèi)置于FPGA芯片，本身這個(gè)是行業(yè)的概念，不是只有FPGA才有的。在芯片里面集成一些儀表測(cè)量的功能。我們?cè)谶@一代產(chǎn)品里面提供，包括在40納米上也有提供，就是在均衡后提出眼圖的功能。

28納米的加強(qiáng)主要是提供二維的眼圖。下一代產(chǎn)品我們可能還會(huì)進(jìn)一步增強(qiáng)這方面的功能。但是要強(qiáng)調(diào)的是這個(gè)是市場(chǎng)的趨勢(shì)，本身在系統(tǒng)里面就非常復(fù)雜了，所以在芯片內(nèi)部的測(cè)量可以有效地幫助客戶非?？斓剡M(jìn)行調(diào)試，非常快地完成產(chǎn)品量產(chǎn)化的過程。這個(gè)甚至在它的產(chǎn)品到最終客戶那邊運(yùn)行的過程中還可以繼續(xù)借用這個(gè)優(yōu)勢(shì)，可以不停地監(jiān)控我這個(gè)系統(tǒng)是不是夠安全，是不夠穩(wěn)定，這是一個(gè)重要的發(fā)展方向。管芯儀表在我們這個(gè)產(chǎn)品里面詳細(xì)的技術(shù)指標(biāo)可以參照我們的產(chǎn)品手冊(cè)。最重要的是這個(gè)概念，它要不停地向前演進(jìn)。

它和均衡是相對(duì)獨(dú)立的概念，均衡是提高我的性能，而管芯儀表是隨時(shí)可以檢查到這個(gè)性能是不是夠好，包括它還有多少的余量可以繼續(xù)惡化或者改進(jìn)。

它可以通過FPGA通用的數(shù)據(jù)端口再讀回出來。所以如果系統(tǒng)里面有任何主控它可以管理。如果在SoC系統(tǒng)里面，你實(shí)際上可以用SoC CPU直接管理。

對(duì)于同一款器件，采用OpenCL對(duì)整體代碼的效率和FPGA性能發(fā)揮有什么影響?

一個(gè)新的開源語言出來之后，大家可能會(huì)說它除了帶新的東西以外，和成熟的系統(tǒng)相比有沒有相同效率?這個(gè)問題我們可以這樣來看。舉個(gè)例子，像C語言剛剛出來的時(shí)候，可能大家會(huì)比較C語言和匯編的關(guān)系，我C語言是不是能同樣的高效?現(xiàn)在很多人問的問題是，現(xiàn)在除了最最基本的概念以外，都不會(huì)擔(dān)心C語言的開發(fā)效率。

OpenCL本身這個(gè)技術(shù)是一個(gè)簡(jiǎn)單的C2A的工具，把C語言變成一個(gè)硬件的工具，它本身處理好了一個(gè)所有并行化的地方，需要客戶來做一個(gè)描述，這個(gè)工具有可能會(huì)做到非常高效的邊緣的擴(kuò)展，找到一個(gè)接口，和傳統(tǒng)的C2A這種工具是不可同日而語的。但是隨著這些工具的發(fā)展，我們會(huì)看到語言本身的效率會(huì)逐步提高。從現(xiàn)在的特質(zhì)來看，它可能會(huì)低一點(diǎn)，比較小的一個(gè)數(shù)值，從未來來看是有相當(dāng)?shù)男实摹?/p>

如何理解虛擬目標(biāo)?

虛擬目標(biāo)這個(gè)軟件其實(shí)是做嵌入式軟件開發(fā)的，所以跟我們?cè)贔PGA領(lǐng)域里面經(jīng)常講的VHDL的開發(fā)是不一樣的，是開發(fā)處理器上面的代碼，所以它是一個(gè)嵌入式軟件開發(fā)的工具。它是一個(gè)仿真SoC里面ARM部分，包括處理器外設(shè)，還有板極的部件。基本上現(xiàn)在很多開發(fā)團(tuán)隊(duì)里面，你會(huì)看到有很多客戶的軟件開發(fā)團(tuán)隊(duì)比硬件開發(fā)團(tuán)隊(duì)的很多，為什么?就是因?yàn)楝F(xiàn)在很多產(chǎn)品上面，軟件的開發(fā)占了絕大部分。

所以我們有一些統(tǒng)計(jì)就是很多項(xiàng)目，嵌入式軟件的開發(fā)可能需要十多個(gè)月的開發(fā)時(shí)間，包括你要從一個(gè)平臺(tái)移植到另外一個(gè)平臺(tái)，這個(gè)虛擬目標(biāo)可以幫助客戶在你沒有拿到芯片之前就開始嵌入式軟件的開發(fā)，我們做到了和真實(shí)的芯片二進(jìn)制兼容，還有處理器、集成器兼容，所以你在虛擬目標(biāo)上面開發(fā)的嵌入式軟件，就相當(dāng)于我們ARM上面跑的軟件。等你拿到板子之后，我們自己的經(jīng)驗(yàn)是在一個(gè)星期之內(nèi)就可以跑Linux。這是在你的傳統(tǒng)概念中不可以做得到的。所以主要的客戶主要是在一些做嵌入式軟件的客戶和團(tuán)隊(duì)里面。