當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實(shí)現(xiàn)這些算法，率先將產(chǎn)品推向市場，并且能夠控制好產(chǎn)品功耗?

為解決這一問題，當(dāng)硬件平臺和不同尺寸的LCD 顯示屏連接時，設(shè)計(jì)人員需要確定怎樣重新配置圖像處理算法。面積較大的LCD 顯示屏需要更快的數(shù)據(jù)速率，因此，難點(diǎn)在于怎樣根據(jù)顯示屏大小來調(diào)整數(shù)據(jù)速率。

采用新的低成本Cyclone® III FPGA 系列很容易處理這些問題。設(shè)計(jì)人員可以在Cyclone III FPGA 中應(yīng)用圖像處理算法，轉(zhuǎn)換數(shù)字視頻信號并映射至顯示屏。而且，設(shè)計(jì)人員還可以充分發(fā)揮Cyclone III FPGA 的靈活性，重新配置圖像處理算法，針對面積較大的顯示屏來提高數(shù)據(jù)速率。所以，設(shè)計(jì)人員能夠?yàn)樗蓄愋偷腖CD 顯示屏開發(fā)通用硬件平臺。

Cyclone III FPGA 的優(yōu)點(diǎn)

Cyclone III FPGA 在數(shù)字電視和顯示屏應(yīng)用上非常靈活，能夠?qū)崿F(xiàn)最佳成本和性能。LCD 電視生產(chǎn)商可以把Cyclone III FPGA 當(dāng)做協(xié)處理器，運(yùn)行實(shí)時嵌入式操作系統(tǒng)，控制所有的顯示設(shè)備。除了顯示中心控制以外，設(shè)計(jì)人員還可以在數(shù)據(jù)通道上結(jié)合使用Cyclone III FPGA 和ASSP，進(jìn)行特殊視頻和圖像處理。例如，F(xiàn)PGA 適合實(shí)現(xiàn)選擇顯示功能，在視頻流中進(jìn)行實(shí)時圖像縮放。

Cyclone III FPGA 含有288 個經(jīng)過優(yōu)化的硬核數(shù)字信號處理(DSP) 模塊，構(gòu)成了視頻和圖像處理的基本單元。DSP 模塊具有高速并行處理能力，適合執(zhí)行DSP 應(yīng)用程序，例如需要較高數(shù)據(jù)吞吐量的圖像處理任務(wù)等。最常用的DSP 功能包括有限沖擊響應(yīng)(FIR) 濾波器、復(fù)數(shù)FIR 濾波器、快速傅立葉變換(FFT)、離散余弦變換(DCT) 和相關(guān)器等。這些功能是HDTV 以及其他綜合LCD 應(yīng)用的基本模塊。

新技術(shù)克服了HDTV 中的障礙

目前的大屏幕顯示會把很小的瑕疵放大為很大的圖像失真，導(dǎo)致消費(fèi)者不愿意購買大屏幕顯示設(shè)備。顯示設(shè)計(jì)人員必須采取措施濾除這些瑕疵，平滑鋸齒邊沿以及快速抖動等。

實(shí)現(xiàn)這類圖像處理邏輯可以采用ASSP、ASIC 或者FPGA。然而，對于設(shè)計(jì)人員而言，ASSP 無法突出企業(yè)的產(chǎn)品優(yōu)勢，而ASIC 的開發(fā)時間很長，價格昂貴。只有FPGA 能夠快速靈活地實(shí)現(xiàn)設(shè)計(jì)，搶在競爭對手之前把產(chǎn)品推向市場。在目前的市場上，Cyclone III FPGA 的成本和功耗要比任何其他FPGA 都低，使FPGA 成為圖像處理領(lǐng)域更愿意選擇的解決方案。

此外，當(dāng)今新的HDTV 為人們提供了更好的視覺體驗(yàn)，但常常要處理已有的標(biāo)準(zhǔn)清晰度(SD) 輸入信號。顯示設(shè)備公司希望能夠增強(qiáng)SD 輸入圖像，采用縮放功能，而這都可以在Cyclone III FPGA 中利用Altera®視頻和圖像處理包提供的內(nèi)核來輕松實(shí)現(xiàn)。表1 列出了各種MegaCore® 功能。

表1. IP MegaCore 功能



點(diǎn)擊看原圖

視頻輸入格式

在典型的數(shù)字LCD 電視結(jié)構(gòu)( 圖1 所示) 中，調(diào)諧器模塊可以是衛(wèi)星、地面或者電纜解調(diào)器，含有MPEG2或者M(jìn)PEG4 解碼器。除了數(shù)字顯示調(diào)諧器信號以外，典型的LCD 電視還提供外部視頻輸入，例如DVI( 數(shù)字視覺接口) 或者HDMI( 高清晰多媒體接口)、模擬RGB、CVBS、S 視頻和復(fù)合視頻信號等。

LCD HDTV 監(jiān)視器必須能夠處理各種視頻輸入格式。有的格式可以直接映射到顯示屏上，而有的格式必須重新縮放才能正常顯示。



圖1. 典型的數(shù)字LCD 電視結(jié)構(gòu)圖
[!--empirenews.page--]
Nios 嵌入式處理器

出于多種考慮，設(shè)計(jì)人員在實(shí)現(xiàn)控制功能上沒有采用硬件邏輯( 通常以狀態(tài)機(jī)的形式)，而是轉(zhuǎn)向Nios®II 嵌入式處理器。首先，其設(shè)計(jì)調(diào)試要比HDL 簡單。除了簡化開發(fā)之外，設(shè)計(jì)人員還希望CPU 和工具包能夠通用，適合多種應(yīng)用。而且，Nios II 軟核處理器是性價比非常高的解決方案，不需要外部處理器，設(shè)計(jì)人員可以把它嵌入到現(xiàn)有FPGA 設(shè)計(jì)中，沒有額外成本。

對于DTV 應(yīng)用，Nios II 處理器控制所有的數(shù)據(jù)流，包括：

將視頻流送至顯示屏

遠(yuǎn)程控制處理

常規(guī)的管理任務(wù)

處理?xiàng)l件訪問接口，例如智能卡等

從視頻流中解密控制字

FPGA 的優(yōu)點(diǎn)

LCD HDTV 的核心是其圖像處理和時序控制模塊( 如圖2 所示)。圖像處理模塊通常包括掃描速率轉(zhuǎn)換器、幀速率轉(zhuǎn)換器、色彩解碼器、移動探測、scalar 和去隔行等功能。



圖2. 典型的LCD 電視接口結(jié)構(gòu)圖
[!--empirenews.page--]
HDTV LCD 顯示屏的色彩響應(yīng)時間取決于色彩內(nèi)容，要比傳統(tǒng)的顯示器慢。這對圖像處理算法而言是一種挑戰(zhàn)，需要進(jìn)行更多的處理來消除相關(guān)的顯示瑕疵。Cyclone III FPGA 在設(shè)計(jì)上的靈活性有很大優(yōu)勢，設(shè)計(jì)人員可以在器件中重新設(shè)計(jì)算法，而不用重新編程。

更重要的是Cyclone III 系列在密度、板上存儲器和 I/O 等很方面的處理能力非常強(qiáng)，設(shè)計(jì)人員可以利用這些資源針對最終產(chǎn)品設(shè)計(jì)合適的應(yīng)用程序。

例如，上面的設(shè)計(jì)使用一個時序控制器通道，實(shí)現(xiàn)小屏或者低分辨率顯示。而利用Cyclone III FPGA，設(shè)計(jì)人員可以使用兩通道時序控制器，支持分辨率更高的顯示屏或者尺寸更大的( 大于36 英寸) 顯示屏。在這些應(yīng)用上，Cyclone III 系列的特性要優(yōu)于任何其他低成本FPGA，這些特性包括：

快速I/O 支持外部存儲器訪問

X36 DDR2 高達(dá)200 MHz

存儲器模塊容量增大到9Kbits，實(shí)現(xiàn)效率更高的視頻線緩沖。

使用片內(nèi)匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分緩沖輕松實(shí)現(xiàn)I/O 設(shè)計(jì)，不需要外部電阻，簡化了PCB 布板設(shè)計(jì)。

靈活的PLL 支持：

更多的輸出，每個器件全局時鐘數(shù)量高達(dá)20 個。

高效動態(tài)PLL 相位和頻率調(diào)整，支持可變刷新率。

PLL 級聯(lián)，不需要片外走線，簡化了PCB 布板設(shè)計(jì)。

輸入時鐘頻率最低5MHz，支持低成本時鐘。

低功耗，在溫度要求比較高的消費(fèi)類應(yīng)用環(huán)境中，這是很明顯的優(yōu)勢。

I/O 靈活性

Cyclone III FPGA 的I/O 非常靈活，在新標(biāo)準(zhǔn)層出不窮的環(huán)境下，工程師可以充分利用這一點(diǎn)來開發(fā)設(shè)計(jì)。例如，在上面的設(shè)計(jì)中( 圖2)，視頻板通過LVDS 總線和LCD 模塊進(jìn)行接口。市場上目前對DisplayPort 等標(biāo)準(zhǔn)非常關(guān)注，這類標(biāo)準(zhǔn)能夠同時支持個人計(jì)算機(jī)和家庭娛樂系統(tǒng)，今后很有可能成為新的接口選擇。然而，很多ASSP 并不支持新標(biāo)準(zhǔn)，工程師轉(zhuǎn)而采用FPGA，利用合適的接口實(shí)現(xiàn)需要的功能。Cyclone III FPGA 可以和多種標(biāo)準(zhǔn)連通，能夠支持這類標(biāo)準(zhǔn)，其PLL 輸出實(shí)現(xiàn)需要的時序和控制功能。

Cyclone III FPGA 的I/O 價值還體現(xiàn)在RSDS 上，以前的Cyclone 器件便具有該功能，現(xiàn)在還包含了片內(nèi)匹配?，F(xiàn)在，設(shè)計(jì)人員不必再為接口設(shè)計(jì)大量的電阻，提高了信號完整性，減少了元件數(shù)量。

視頻增強(qiáng)

顯示設(shè)備生產(chǎn)商利用Cyclone III FPGA 以及上面討論的視頻和圖像處理包，增加真色彩和移動專用算法，提高性能，快速完成開發(fā)，充分挖掘市場機(jī)遇，突出其產(chǎn)品優(yōu)勢。有兩種專用視頻增強(qiáng)方法來實(shí)現(xiàn)LCD 顯示屏的真視頻顯示性能。

第一種方法是時域抖動，在一定時間周期內(nèi)，使象素迅速接通和關(guān)斷，為不同的顏色生成真灰度級。第二種是空間抖動，產(chǎn)生數(shù)量合適的顏色強(qiáng)度級?？臻g抖動會產(chǎn)生空間噪聲，出現(xiàn)誤碼擴(kuò)散；需要進(jìn)一步濾波，進(jìn)行精細(xì)調(diào)整來消除這類噪聲。

性能

Cyclone III FPGA 具備DSP 處理能力，含有4Mbits 的RAM，288 個硬核DSP 模塊以及120K 邏輯單元，性能得以大幅度提高。Cyclone III FPGA 還可以提供多個DSP 處理器支持，幫助設(shè)計(jì)人員降低了成本，提高了集成度，大大降低了功耗。

結(jié)論

LCD 以前只是用于穩(wěn)定地顯示計(jì)算機(jī)數(shù)據(jù)文本和圖像，現(xiàn)在可以在大屏幕上顯示快速移動的視頻內(nèi)容。這需要采用專門的圖像處理算法，而FPGA 能夠?qū)崿F(xiàn)這些算法。LCD 設(shè)計(jì)人員利用Cyclone III 系列FPGA 的容量和特性，根據(jù)顯示屏大小，在標(biāo)準(zhǔn)硬件平臺上對這些算法重新配置，大大降低了生產(chǎn)成本，縮短了產(chǎn)品面市時間。而且，靈活的Cyclone III FPGA 還可以幫助設(shè)計(jì)人員進(jìn)行動態(tài)圖像處理，使LCD 能夠進(jìn)一步深入到前沿的商用電視和顯示應(yīng)用領(lǐng)域。