在到達(dá)了一個(gè)行業(yè)里程碑之后，下一步是什么呢？2005年，包含在嵌入式開發(fā)套件（edk）中的xilinx platform studi工具套件因其嵌入式設(shè)計(jì)創(chuàng)新而榮獲iec的designvision大獎(jiǎng)。這個(gè)革命性的設(shè)計(jì)向?qū)Х椒ńo原本依賴手工而且容易出錯(cuò)的嵌入式系統(tǒng)開發(fā)過程注入了抽象思維和自動(dòng)化理念。 　　2006年，賽靈思公司（xilinx）又針對platform studio工具套件發(fā)布了一個(gè)新的版本8.1，強(qiáng)調(diào)對開發(fā)過程的簡化并且提供了一個(gè)更加直觀的環(huán)境。該成果對于新手來說可以縮短學(xué)習(xí)時(shí)間，對于現(xiàn)有的設(shè)計(jì)者來說，則意味著一個(gè)更加完善和易于使用的環(huán)境?！　ilinx對platform studio的主用戶界面進(jìn)行了升級，為軟硬件工程師帶來直觀感受……　　復(fù)雜設(shè)計(jì)的啟動(dòng)階段往往就要占用大量時(shí)間，因此作為先行條件，xilinx幫助客戶完成核心設(shè)計(jì)的最初步驟是自動(dòng)實(shí)現(xiàn)的。platform studio工具套件中的xilinx基系統(tǒng)生成器（base system builder）設(shè)計(jì)向?qū)Э蓭阒鸩酵瓿稍O(shè)計(jì)中甚為關(guān)鍵的最初階段。設(shè)計(jì)向?qū)且粋€(gè)偉大的創(chuàng)新，因?yàn)樗鼈兡軌蛱峁┑竭_(dá) 核心設(shè)計(jì)的快捷途徑，即使你毫無經(jīng)驗(yàn)。安裝的向?qū)г健奥斆鳌?，產(chǎn)生的問題越少，那么使用者所要求具備的經(jīng)驗(yàn)也就越少?！　☆A(yù)知配置的硬件/軟件開發(fā)套件也非常有價(jià)值，它們可以使設(shè)計(jì)迅速脫離“嬰兒期”，到達(dá)一個(gè)快速、穩(wěn)定的階段。xilinx硬件/軟件開發(fā)套件提供了硬件板、硬件識別工具和預(yù)先經(jīng)過驗(yàn)證的參考設(shè)計(jì)。這樣做的好處是，您可以在短時(shí)間內(nèi)給硬件加電，將可用的設(shè)計(jì)方案下載到開發(fā)板，然后對核心系統(tǒng)進(jìn)行研究，從而避免過去對新硬件、新固件和新軟件一起進(jìn)行調(diào)試所帶來的延遲和復(fù)雜度?！　≡谶M(jìn)行全系統(tǒng)驗(yàn)證以前，嵌入式設(shè)計(jì)的大部分時(shí)間都花在對核心設(shè)計(jì)進(jìn)行迭代，逐步引入新特性，增加獨(dú)立功能并且在每一步之后進(jìn)行重復(fù)調(diào)試等方面。由于這些工作非常單調(diào)而且耗費(fèi)時(shí)間，該階段應(yīng)盡可能的簡單、有效。版本8.1著重于將普通（和重復(fù)性）任務(wù)變得簡單和直觀，從而讓新用戶和現(xiàn)有用戶從中獲益。　　所有用戶都將從v8.1中受益　　xilinx對platform studio的主用戶界面進(jìn)行了升級，為硬件和軟件工程師帶來直觀感受，這使得多視圖和定制對于所有用戶來說都變得更加容易。圖1中的集成開發(fā)環(huán)境（ide）顯示了豐富的信息，但是也允許過濾視圖和定制工具欄。左側(cè)面板提供了標(biāo)準(zhǔn)的“tab（標(biāo)簽）”方法，用于在“project”、“applications”或者“ip catalog”中顯示或者隱藏信息面板。只需要切換標(biāo)簽就可以顯示面板內(nèi)容?！　　皃roject” 標(biāo)簽中包含設(shè)計(jì)相關(guān)的各種有用信息，包括對特定xilinx器件的選擇和設(shè)置（例如，具有一個(gè)或兩個(gè)powerpc處理器核的特定virtex™-4或者virtex-ii pro器件）、項(xiàng)目文件位置（硬件和軟件的項(xiàng)目描述以及各步驟日志和報(bào)告文件）以及仿真設(shè)置細(xì)節(jié)。　　您可以在“applications” 標(biāo)簽下觀察軟件應(yīng)用，通過對標(biāo)簽所屬內(nèi)容的瀏覽，可以訪問構(gòu)成嵌入式系統(tǒng)設(shè)計(jì)的所有c語言源文件和頭文件。該視圖還可以對編譯選項(xiàng)甚至block ram初始化過程進(jìn)行觀察。　　“ip catalog” 標(biāo)簽中包含有與設(shè)計(jì)相關(guān)的ip核的建立、購買或引入的詳細(xì)信息。對于時(shí)間有限的評估而言，xilinx為嵌入式開發(fā)套件軟件包中的處理ip核以及某些高價(jià)值ip核提供了多種評估方式。如需了解xilinx處理器ip方面的更多信息，請登錄網(wǎng)站：/cn/ise/embedded/edk_ip.htm?！　≈虚g面板是“connectivity”互連關(guān)系視圖，右側(cè)的相鄰面板是與之相關(guān)的“system assembly”視圖。connectivity互連關(guān)系視圖對設(shè)計(jì)的總線結(jié)構(gòu)進(jìn)行了直觀顯示，并且提供了一個(gè)動(dòng)態(tài)工具用于創(chuàng)建或者編輯現(xiàn)有連接。著色編碼視圖可以使總線類型和它與ip之間的關(guān)聯(lián)方式變得一目了然（甚至對于剛?cè)腴T的用戶也是如此）。舉例來說，在這個(gè)視圖中，和plb（處理器本地總線）相連的外設(shè)被標(biāo)成桔紅色；opb（片上外設(shè)總線）的連接標(biāo)成綠色；和處理器核（這里是powerpc 405）進(jìn)行的點(diǎn)對點(diǎn)連接被標(biāo)成紫色。面板上的“filter”按鈕允許您對連接視圖進(jìn)行定制或者簡化，從而使您可以更加專注于特定的總線元件，而不受其它元件的干擾。　　platform studio通過裝配來保持正確的連接，從而減少設(shè)計(jì)人員可能發(fā)生的錯(cuò)誤——也就是說，xps將僅顯示彼此兼容的總線類型的連接選項(xiàng)。這避免了使用支持不兼容連接的工具所帶來的調(diào)試痛苦。system assembly視圖更加清晰地顯示了使用“拖放連接示例化”的動(dòng)態(tài)系統(tǒng)構(gòu)造示例。圖中，灰色高亮的“opb_uartlite”ip核從左側(cè)面板的ip目錄中被選中后，被拖放到右側(cè)的裝配窗口，自動(dòng)建立一個(gè)新的opb總線連接選項(xiàng)；輕點(diǎn)鼠標(biāo)，即可建立連接。右側(cè)的視圖也提供了有用信息，比如ip類型以及用來進(jìn)行項(xiàng)目版本控制的ip版本號。現(xiàn)在，使用者一眼