摘 要： 在傳統(tǒng)的DES加密算法的基礎上，提出一種對密鑰實行動態(tài)管理的硬件設計方案，給出了其FPGA實現(xiàn)方法。通過對DES加密原理的分析，利用其子密鑰的生成與核心算法相關性較弱的特點，對密鑰進行重新配置。DES算法采用資源優(yōu)先方案,在輪函數(shù)內部設置流水線架構,提高了整體處理速度;在FPGA上實現(xiàn)輪函數(shù)和密鑰變換函數(shù)獨立運算,減少了相鄰流水線級間的邏輯復雜度，從而實現(xiàn)了DES算法在FPGA條件下的重構設計。最終通過對設計結果的功能仿真和測試分析，論證了整個設計的正確性。

關鍵詞： DES; 線性反饋移位寄存器; 混沌加密; FPGA

隨著密碼學技術的飛速發(fā)展，軟件加密已經(jīng)非常流行，但由于硬件加密的穩(wěn)定性和兼容性更好而且速度更快，所以仍是商業(yè)和軍事用途的主要選擇。而FPGA在實現(xiàn)算法方面具有靈活性、物理安全性和比軟件更高的速度性能，已成為硬件實現(xiàn)加密算法的最好選擇。

數(shù)據(jù)加密標準[1]DES(Data Encryption Standard)是迄今為止世界上最為廣泛使用的一種分組密碼算法。本文提出了一種密鑰可配置的DES算法的FPGA實現(xiàn)方案：即在傳統(tǒng)DES算法的基礎上，采取密鑰可配置的方法，增加密鑰復雜度，加強密鑰保護，利用初始密鑰選擇的隨機性，增強算法抗攻擊能力，通過選擇多種密鑰產生方法，進行DES加密。因此,即便知道了密文和密鑰，由于不知道采取何種密鑰產生方式，仍然難以攻破。

1 加密算法理論

1.1 DES算法原理

數(shù)據(jù)加密標準DES算法是用于計算機數(shù)據(jù)加密保護的分組加密的數(shù)學算法，算法以64 bit為一個分組對數(shù)據(jù)進行加密。使用64 bit的密鑰加密64 bit分組的信息。首先將原始數(shù)據(jù)64 bit明文進行初始置換IP，然后與子密鑰(由加密密鑰產生)進行一系列迭代運算，最后再經(jīng)過逆置換IP-1，即可得到64 bit密文(加密后數(shù)據(jù))。在每一輪中，數(shù)列塊的右邊32 bit數(shù)據(jù)和密鑰(Key)一起傳送給函數(shù)f，函數(shù)f運算的結果再與數(shù)列塊左邊32 bit數(shù)據(jù)進行“異或”操作。其中S盒(S選擇函數(shù))是DES算法的心臟，由它實現(xiàn)非線性變換。

解密過程與此類似,只是在應用子密鑰時，順序顛倒為k16,k15,…k2,k1。圖1所示為DES加密原理。從圖中可以看到輪密鑰產生器相對于DES算法是獨立運算的，這就為密鑰的配置提供了可能和便利。

因為該算法是公開的,因此64 bit的密鑰算法是極其重要的，因為它是導致由64 bit的明文到64 bit密文唯一集合的密碼運算。故DES的加密安全依賴于對密碼的保護。

1.2 線性反饋移位寄存器

線性反饋移位寄存器LFSR(Linear Feedback Shift Register)如圖2所示，是一種非常成熟的序列生成方法，已被廣泛地應用于密碼技術、通信技術等方面。

若反饋函數(shù)為線性函數(shù)f(a1,a2,…an)=c1a1

c2a2

…

cnan，則稱為線性反饋移位寄存器(LFSR)。其中,a1,a2,…an為二值(0,1)存儲單元，這n個二值存儲單元稱為該反饋移位寄存器的級。任一時刻，這些級的內容構成反饋移位寄存器的狀態(tài)，每個狀態(tài)可以用n長序列(a1,a2,…an)來表示，對應1個GF(2)域上的n維向量。反饋函數(shù)f(a1,a2,…an)是n元布爾函數(shù)。在時鐘脈沖的控制下，每經(jīng)過1個時刻，每一級存儲器ai都要將自己存儲的內容向下一級ai-1傳遞，反饋函數(shù)由存儲器當前狀態(tài)計算出an下一時刻的內容。

由于線性反饋移位寄存器易于構造且易于應用軟件和數(shù)字硬件實現(xiàn)，所以密碼設計者常用它來構造序列密碼。本文采用線性反饋移位寄存器作為對初始密鑰的一種配置。

1.3 混沌密碼

由于混沌系統(tǒng)具有的寬頻譜、類隨機特性、對結構參數(shù)及初始狀態(tài)的極端敏感性等性質，日益成為密碼學的重要分支。混沌密碼在硬件實現(xiàn)時，應該在盡量提高精度、逼近混沌特性的同時，提高運算速度，滿足工程中實時處理的要求。而一維Logistic映射從數(shù)學形式上來看是一個非常簡單的混沌映射，但此系統(tǒng)具有極其復雜的動力學行為，在保密通信領域的應用十分廣泛[2]。因此本設計就采用了Logistic映射對密鑰進行混淆。

Logistic映射是混沌模型中的一種，它是一個離散混沌系統(tǒng)，表達式為：xn+1=u×xn×(1-xn),(n=1,2,

)，其中初始值x0∈(0,1)?；煦鐒恿ο到y(tǒng)的研究指出,當3≤u≤4時，Logistic映射由出現(xiàn)倍分岔現(xiàn)象逐步趨于混沌狀態(tài)[3],即由初始條件在Logistic映射的作用下所產生的{xn,n=0,1,2,

)是非周期、不收斂的，且對初始值非常敏感的混沌序列。當u=4時，表達式為：xn+1=4×xn×(1-xn), 此時構成的動態(tài)系統(tǒng)在連續(xù)域上是混沌的,x0取(0,1)內的值。

2 FPGA上的算法實現(xiàn)

采用基于SRAM技術的FPGA設計的電路雖然不具有保密性，但是基于Kerckhoff原則，所實現(xiàn)算法的硬件電路是可行且安全的。為了增強DES算法的安全性，本文提出了對密鑰進行動態(tài)配置來改進DES算法，利用線性反饋移位寄存器和Logistic映射增加初始密鑰的復雜度。具體配置方法為：根據(jù)控制信號，將輸入的64 bit密鑰進行配置，既可以直接將初始密鑰引入，參與DES加密算法，又可以經(jīng)過線性反饋移位寄存器，得到新的密鑰流參與DES加密算法，還可以經(jīng)過混沌加密進一步增強DES算法的密鑰安全性。

2.1 密鑰流生成器的選取

本設計中，選取線性反饋移位寄存器和混沌序列作為密鑰流生成器。

由于N級線性反饋移位寄存器輸出的序列是周期性的，非常適合硬件實現(xiàn)，且最大周期為2n-1，為了產生64 bit的密鑰序列,設計5級移位寄存器(周期為31)，其狀態(tài)關系為：

這樣無需等64個時鐘周期，只需31個周期就可以得到64 bit的密鑰。

為了從混沌序列中獲得每輪64 bit的輪密鑰,需要對產生的混沌序列進行有限精度的二進制編碼，即把混沌序列中的每一項與一個定長的二進制編碼相對應。當u=4時，量化后的表達式為：

初始值x0為(0,2n-1)之間的整數(shù)，取n=16 bit，使用映射函數(shù)把4個連續(xù)的序列項映射成1個輪密鑰,即rkey={key1,key2,key3,key4}。這樣產生的輪密鑰既有隨機性又有獨立性。[!--empirenews.page--]

2.2 硬件實現(xiàn)結構

傳統(tǒng)的DES算法主要有2組輸入信號：明文datain[63:0]、密鑰keyin[63:0];2組輸出信號：密文dataout[63:0]以及有效信號dataout_en。為了實現(xiàn)對密鑰的配置,增加了密鑰選擇輸入信號key_sel[1:0]：當取00或者11時，直接將密鑰keyin送至DES模塊中的密鑰產生模塊;當取01時，將密鑰keyin先送至線形反饋移位寄存器中生成新的序列密碼作為新的密鑰送至密鑰產生模塊中;當keyin取10時，將密鑰keyin先送至混沌加密模塊中生成新的混沌序列作為新的密鑰參與后續(xù)的加密運算。這2個模塊不可能同時工作，當其中1個工作時，另1個關閉時鐘。采取關閉時鐘法選擇對應的加密算法，既能簡化電路，減少控制信號，減少門的翻轉次數(shù)，又能降低芯片集成度，進而達到降低功耗的目的。其邏輯結構如圖3所示。

為了有效地控制密鑰生成模塊的工作，同時降低系統(tǒng)功耗，本設計采用了FPGA設計中的乒乓操作技巧[4]，具體操作為：對線性反饋移位寄存器(LFSR)和混沌加密模塊(logistic)分別使用獨立的時鐘信號clk_lf、clk_lo，而不使用系統(tǒng)時鐘clk。通過密鑰選擇輸入信號key_sel的取值不同，使clk_lf和clk_lo的值分別等于0或是系統(tǒng)時鐘clk。

DES加密算法作為本設計中的核心算法，以多輪的密鑰變換輪函數(shù)、密鑰和數(shù)據(jù)運算輪函數(shù)為特征，相應的硬件實現(xiàn)方法有2種：一種是通過輪函數(shù)的16份硬件拷貝，達到深度細化的流水線處理，實現(xiàn)性能最優(yōu);另一種是通過分時復用，重復調用1份輪函數(shù)的硬件拷貝，以時間換空間，從而得到硬件資源占用的最小化。

本設計采取的是資源優(yōu)先方案：即僅用硬件實現(xiàn)一套密鑰變換和密鑰加數(shù)據(jù)運算輪函數(shù)，通過反復16次調用這一硬件結構來實現(xiàn)1次DES加密運算。這樣可以大大減少了硬件開銷，但芯片的性能有所降低。因此，又采取在輪函數(shù)內部設置一級流水線來提高整體處理的速度。在硬件上實現(xiàn)數(shù)據(jù)加密鑰輪函數(shù)和密鑰變換函數(shù)的同步流水線架構，減少了相鄰流水線級間的邏輯復雜度，通過設置輪計數(shù)器對所進行的輪運算計數(shù)，控制數(shù)據(jù)選擇器，從而實現(xiàn)輪函數(shù)復用。其硬件結構如圖4所示。

3 仿真及驗證

本文所有算法均采用Verilog HDL實現(xiàn),并在Modelsim仿真環(huán)境下，編寫了測試激勵，進行RTL級功能仿真，如圖5所示。由圖可以看到，此時key_sel和arith_sel輸入為1時，密鑰流采取了混沌加密，算法采用了DES算法，輸入明文為：636F6D7075746572，密鑰數(shù)據(jù)為7365637572697479，經(jīng)過組合加密后得到的密文為49D28E37281FFFB2。

行為級仿真通過后，又采用了FPGA專用綜合工具Synplify對算法進行了綜合。結果表明：該組合加密模塊耗費3 056 LE，該模塊下載到Virtex-II芯片中,最高工作頻率可達50 MHz。由于本設計采用16級流水總線設計，所以最高數(shù)據(jù)編碼/解碼速率可達3 Gb/s。綜合完成后，又使用XILINX的ISE軟件進行布局布線，并提取了網(wǎng)表和延時文件，在Modelsim后仿其環(huán)境中進行了時序后仿真，結果完全符合時序要求，達到了設計目的。

加密數(shù)據(jù)的安全不僅依賴于加密算法的保密，更依賴于加密密鑰的安全。本文通過對整個加密算法的分析,提出了較為合理的密鑰動態(tài)配置的DES加密算法的設計方法和實現(xiàn)途徑，并在FPGA平臺上進行了測試和驗證，數(shù)據(jù)的連續(xù)加/解密傳輸達到了預先的設計要求。這種實現(xiàn)方法整體處理速度高,相鄰流水線級間的邏輯復雜程度低,程序對編譯器的依賴性少,提高了算法的整體性能。通過適當改進,可以設計出通用型芯片，實現(xiàn)對通信數(shù)據(jù)的實時、可靠加密傳輸，在通信、軍事、加密等領域有著廣泛的應用前景。