Ladon DSP/SOC開發(fā)平臺(tái)
掃描二維碼
隨時(shí)隨地手機(jī)看文章
Ladon開發(fā)套件系統(tǒng)采用了 SoC+DSP+Coprocessor 的結(jié)構(gòu)，用兩片 Xilinx 公司的高性能 FPGA 和一片 ADI 公司的高端 DSP 芯片為用戶提供了一個(gè)完整的高級(jí)硬件開發(fā)環(huán)境。
Ladon開發(fā)板提供了豐富的對(duì)外接口，可滿足絕大多數(shù)用戶的需求，并且針對(duì) ADC/DAC 等應(yīng)用預(yù)留了靈活的擴(kuò)展接口。
SoC+DSP+Coprocessor 是業(yè)界復(fù)雜的高性能系統(tǒng)通常采用的結(jié)構(gòu)，通過 Ladon 開發(fā)套件進(jìn)行系統(tǒng)設(shè)計(jì)的早期設(shè)計(jì)和評(píng)估，可以大大降低設(shè)計(jì)風(fēng)險(xiǎn)，縮短產(chǎn)品面市時(shí)間。
Ladon 開發(fā)板采用一片 Virtex4-FX60 作為 SoC 設(shè)計(jì)平臺(tái)，一片 TigerSHARC-TS201S 作為 DSP 設(shè)計(jì)平臺(tái)，一片 Virtex4-SX55 作為 Coprocessor 設(shè)計(jì)平臺(tái)，由此三種主要的芯片組成 SoC+DSP+Coprocessor 的結(jié)構(gòu)。其中 SoC 主要完成系統(tǒng)的配置、應(yīng)用程序和部分邏輯處理; DSP 芯片完成系統(tǒng)需要進(jìn)行的浮點(diǎn)和定點(diǎn) DSP 算法處理; Coprocessor 作為定點(diǎn) DSP 算法加速和其他邏輯處理。 SoC 、 DSP 、 Coprocessor 之間采用靈活的總線互聯(lián)，進(jìn)行控制和數(shù)據(jù)的傳輸。采用這種 SoC+DSP+Coprocessor 的結(jié)構(gòu)可以滿足多種系統(tǒng)的設(shè)計(jì)和評(píng)估的需要。
• 圖1 Ladon 開發(fā)板結(jié)構(gòu)框圖
• SoC 設(shè)計(jì)平臺(tái)
• 概述
SoC 設(shè)計(jì)平臺(tái)采用了一片 Xilinx 公司的 Virtex4-FX60 的 FPGA 。此款 FPGA 作為 Xilinx 公司高端嵌入式 FPGA ，內(nèi)嵌兩個(gè) PowerPC405 的 CPU 內(nèi)核，最高可運(yùn)行在 450MHz ，支持 VxWorks 、 Linux 、 NetBSD 等多種操作系統(tǒng)。
除了內(nèi)嵌 CPU 核外，此款 FPGA 還包含了豐富的邏輯資源和 DSP 運(yùn)算單元，可進(jìn)行邏輯設(shè)計(jì)和 DSP 算法加速。
• 關(guān)鍵功能點(diǎn)
• FPGA
• Xilinx XC4VFX60-FF1152 -10C
• 兩個(gè) PPC405 內(nèi)核
• 56880 個(gè) LUT
• 128 個(gè) 18-bit x 18-bit 乘法器
• 232 個(gè) 18Kb 內(nèi)嵌 Block RAM
• 時(shí)鐘
• 100MHz 、 133MHz 、 60MHz
• 2 個(gè)用戶時(shí)鐘輸入插座
• 存儲(chǔ)器
• 128MB DDR SDRAM ( 32M x 32bits ， 可擴(kuò)展到 256MB 容量 )
• 64MB FLASH ( 16M x 32bits ，可擴(kuò)展 128MB 容量)
• 連接器和接口
• 10/100/1000 RJ-45 以太網(wǎng)接口
• 3 個(gè) USB2.0 接口(一個(gè) Host ，兩個(gè) Peripheral )
• CF 接口
• PC104 接口
• 4 個(gè) RS-232 接口
• ADC/DAC 擴(kuò)展板接口
• 其他
• 16 個(gè) GPIO
• 4 個(gè)用戶 LED
• 1 個(gè) DDS 輸出口
• Reset Button
• DSP 設(shè)計(jì)平臺(tái)
• 概述
DSP 設(shè)計(jì)平臺(tái)采用了一片 ADI 公司的 TigerSHARC-TS201S 高端 DSP 芯片，作為 Ladon 開發(fā)板的主處理 DSP ，進(jìn)行高吞吐量的定點(diǎn)和浮點(diǎn)運(yùn)算處理。
• 關(guān)鍵功能點(diǎn)
• DSP
• ADI ADSP-TS201SABP-060
• 600MHz 主頻
• 24Mb 內(nèi)嵌 DRAM
• 14 個(gè) DMA 通道
• 時(shí)鐘
• 100MHz
• 存儲(chǔ)器
• 32MB SDRAM ( 4M x 64bits )
• 4MB FLASH ( 512K x 8bits )
• Coprocessor 設(shè)計(jì)平臺(tái)
• 概述
Coprocessor 設(shè)計(jì)平臺(tái)采用了一片 Xilinx 公司的 4VSX55 的 FPGA ，此款 FPGA 作為 Xilinx 公司的高端數(shù)字信號(hào)處理 FPGA ，內(nèi)嵌了多達(dá) 512 個(gè) 18-bit x 18-bit 的乘法器，最高可運(yùn)行在 500MHz ，進(jìn)行高吞吐量的定點(diǎn) DSP 運(yùn)算。使用其作為協(xié)處理器進(jìn)行定點(diǎn) DSP 運(yùn)算，大大減輕主 DSP 芯片的運(yùn)算負(fù)擔(dān)。
• 關(guān)鍵功能點(diǎn)
• FPGA
• XC4VSX55-FF1148 -10C
• 55296 個(gè) LUT
• 512 個(gè) 18-bit x 18-bit 乘法器
• 384 個(gè) 18Kb 內(nèi)嵌 Block RAM
• 時(shí)鐘
• 100MHz 、 133MHz 、 60MHz
• 1 個(gè)用戶時(shí)鐘輸入插座
• 存儲(chǔ)器
• 128MB DDR SDRAM ( 32M x 32bits ， 可擴(kuò)展到 256MB 容量 )
• 兩組 4MB ZBT SSRAM ( 512K x 64bits )
• 連接器和接口
• ADC/DAC 擴(kuò)展板接口
• 其他
• 4 個(gè)用戶 LED
• Reset Button
• 目標(biāo)應(yīng)用
• 市場(chǎng)
• 工業(yè)控制,無線通信,數(shù)據(jù)通信,醫(yī)療電子,軍事或航空電子,消費(fèi)電子
• 應(yīng)用
• 數(shù)字電視,數(shù)字信號(hào)處理,圖像處理,數(shù)據(jù)通信
• 套件配件
• 基本配件中已包括
• Ladon 開發(fā)板
• JTAG 加載電纜
• 開發(fā)套件文檔
• 需另外購(gòu)買
• PC4 加載電纜
• RS-232 電纜
• 10/100/ 1000M 以太網(wǎng)電纜
下載文檔
